尔雅数字电子技术_47答案(学习通2023课后作业答案)

分类：司法题库发布于：2024-06-02 11:38:14ė70746次浏览601条评论

尔雅数字电子技术_47答案(学习通2023课后作业答案)

第1章逻辑代数基础

1.1 逻辑变量与逻辑运算随堂测验

1、尔雅在的数字术答输入情况下，“与非”运算的电技答案结果是逻辑0。
A、案学条件全部为0
B、习通条件全部为1
C、课后只有1个条件为0
D、作业只有1个条件为1

2、尔雅下列现象中，数字术答是电技答案数字量的是。
A、案学考核是习通否达标
B、普通水龙头中的课后流水量
C、房间内的作业温度
D、长江的尔雅水位变化

1.2 逻辑代数的公式和定理随堂测验

1、以下表达式中符合逻辑运算法则的是。
A、C·C=C2
B、1+1=10
C、0<1
D、A+1=1

2、= 。
A、A
B、AB
C、B
D、A+B

1.3 逻辑函数及其表示方法随堂测验

1、逻辑函数的描述形式有多种，下列 _______ 描述是惟一的。
A、逻辑函数表达式
B、逻辑电路图
C、真值表
D、逻辑功能描述

2、已知逻辑函数的真值表如下表所示，试写出Y2对应的逻辑函数式。 A B C Y1 Y2 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1
A、
B、
C、
D、

1.4 逻辑函数的标准形式和卡诺图表示法随堂测验

1、写出卡诺图中所表示的逻辑函数式
A、
B、
C、
D、

2、将下列函数式化为最小项之和的形式
A、
B、
C、
D、

1.5 逻辑函数的公式化简法随堂测验

1、写出逻辑图的Y2逻辑函数式，并化简为最简与-或式。
A、
B、
C、
D、

2、用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式。
A、
B、
C、
D、

1.6 逻辑函数的卡诺图化简法随堂测验

1、用卡诺图化简法将下列函数化为最简与或形式。
A、
B、
C、
D、

2、用卡诺图化简法将下列函数化为最简与或形式。
A、
B、
C、
D、

第1章单元测验

1、用逻辑代数的基本公式和常用公式将如下逻辑函数化为最简与或形式。
A、
B、
C、
D、

2、用卡诺图化简法将下列函数化为最简与或形式。
A、
B、
C、
D、

3、用卡诺图化简法将下列函数化为最简与或形式。
A、
B、
C、
D、

4、写出卡诺图中所表示的逻辑函数式。
A、
B、
C、
D、

5、能够唯一表示逻辑函数的表示方法是（）。
A、真值表
B、逻辑图
C、逻辑门
D、逻辑表达式

6、写出图中逻辑图的F逻辑函数式，并化简为最简与-或式。
A、
B、
C、
D、

7、试判断图示组合电路，在C=0时的逻辑功能为（）。
A、同或门
B、与非门
C、与门
D、与或非门

8、已知逻辑函数的真值表如下表，试写出对应的逻辑函数式。
A、
B、
C、
D、

第2章门电路

2.1 半导体器件的开关特性和分立元件门电路随堂测验

1、试说明在vi1接高电平（3.4V）的情况下，用万用电表测量图2.1的vi2端得到的电压为多少？图中的与非门为74系列的TTL电路，万用电表使用5V量程，内阻为20kΩ/V。
A、1.4V
B、2.1V
C、3.4V
D、0.2V

2.2 TTL集成门电路工作原理和电压传输特性随堂测验

1、由TTL反相器的电压传输特性可知，其阈值电压VTH是（）V左右。
A、0.2V
B、1.4V
C、5V
D、3.4V

2.3 TTL反相器的外部特性随堂测验

1、如图所示是TTL集成电路，其中Y=1的是（）图。
A、
B、
C、
D、

2.4 TTL特殊门电路随堂测验

1、下图所示电路Y输出为（）
A、0
B、1
C、
D、

2.5 CMOS 集成门电路随堂测验

1、CMOS集成门电路的性能与TTL集成门电路相比, 以下说法错误的是( )。
A、更低功耗
B、更高速度
C、抗干扰能力更强
D、电源范围更宽

第2章单元测验

1、下图为CMOS电路, 试分析逻辑功能，写出Y的逻辑式。
A、
B、
C、
D、

2、晶体管在数字电路中相当开关元件，下列哪种情况属于开关“闭合”状态（）。
A、二极管反偏
B、三极管放大状态
C、三极管饱和状态
D、CMOS截止状态

3、CMOS门电路多余输入端应该（）。
A、悬空
B、连接地电阻
C、接电源
D、与其他输入端并接

4、在数字电路中，下列（）门可实现“线与”功能。
A、TTL与门
B、CMOS与门
C、TTL 集电极开路门
D、CMOS传输门

5、下列哪个TTL逻辑门电路输出高电平（）。
A、
B、
C、
D、

6、图中电路为74系列TTL门电路，试分析写出Y的逻辑式。
A、
B、
C、
D、

7、已知图中门电路是74系列TTL电路，说明其输出Y是什么状态（）。
A、
B、
C、
D、

8、如图所示电路，Y的输出为（）。
A、
B、
C、低电平
D、高电平

第3章组合逻辑电路

3.1 组合逻辑电路的概述及分析方法随堂测验

1、组合逻辑电路如图所示，其逻辑功能相当于一个（）。
A、与非门
B、异或门
C、同或门
D、与或非门

3.2 组合逻辑电路的设计随堂测验

1、设某函数的逻辑表达式，若用四选一数据选择器来设计，则数据端D3D2D1D0的状态是_______ 。（设A接地址高位，B接地址低位）
A、1110
B、0001
C、0110
D、0101

3.3 编码器随堂测验

1、8线—3线优先编码器74LS148的输入为~ ，其优先级别依次增加。当有效时，其输出的值是（）。
A、111
B、010
C、000
D、101

3.4 译码器随堂测验

1、3线-8线译码器辅以门电路后，更适用于实现3输入多输出的组合逻辑函数，因为它的每个输出都对应输入3位代码的_______ 。
A、或项
B、最小项的非
C、最小项之和
D、最大项之积

3.5 加法器随堂测验

1、全加器有（）个输入，（）个输出。
A、2，2
B、3，2
C、2，3
D、3，3

3.6 数值比较器随堂测验

1、下图所示电路能够实现_______ 功能。
A、半加器
B、全加器
C、全减器
D、数值比较器

第3章单元测验

1、8线—3线优先编码器的输入为~ ，优先级别从到递减，当输入~是10010111时，其输出的值是（）。
A、111
B、011
C、100
D、101

2、已知74LS138译码器的输入三个使能端（E1=1， E2A = E2B=0）时，地址码A2A1A0=101，则输出～是( ) 。
A、11111011
B、10111111
C、11011111
D、11111111

3、全减器有（）个输入，（）个输出。
A、2，2
B、3，2
C、2，3
D、3，3

4、下图的逻辑关系是（）。（其中A、B为输入，F为输出）
A、与非
B、同或
C、异或
D、或非

5、设输入变量为A、B、C，输出为F。当A、B、C有两个或两个以上为1时，输出为1，输入为其他状态时，输出为0。要求设计输出F的电路，并用与非门加以实现。（）。
A、
B、
C、
D、

6、八选一数据选择器的地址输入端有（）个。
A、4
B、2
C、8
D、3

7、分析图中所示电路，其中Z2的表达式为（）。
A、
B、
C、
D、

8、一个数据选择器的地址输入端有4个时，最多可以有（）个数据信号输入。
A、4
B、6
C、8
D、16

9、下列器件中，实现逻辑加法的运算是（）。
A、半加器
B、全加器
C、加法器
D、或门

10、一位数据比较器，若A,B为两个一位数码的表示变量，当A>B时输出Y=1，则输出端Y的表达式为Y=（）。
A、AB
B、
C、
D、

11、有一个T形走廊，在相会处有一路灯，在进入走廊的A、B、C三地各有一个控制开关，都能独立控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭，任意闭合三个开关，灯亮。设A、B、C代表三个开关，开关闭合，状态为“1”；开关断开，状态为“0”。灯的状态用Y来表示，灯亮，Y为“1”，灯灭，Y为“0”。试写出Y的逻辑表达式（）。
A、
B、
C、
D、

12、有一个T形走廊，在相会处有一路灯，在进入走廊的A、B、C三地各有一个控制开关，都能独立控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭，任意闭合三个开关，灯亮。设A、B、C代表三个开关，开关闭合，状态为“1”；开关断开，状态为“0”。灯的状态用Y来表示，灯亮，Y为“1”，灯灭，Y为“0”。用74LS138实现该逻辑关系（）。
A、
B、
C、
D、

第3章单元作业

1、如图为由八选一数据选择器74LS151构成的组合逻辑电路，图中A1A0和B1B0为两个二位二进制数。（1）根据芯片的连接，写出Y的逻辑表达式；（2）列出电路的逻辑真值表；（3）说明电路的逻辑功能。

2、利用74LS138设计一个全加器电路。要求：（1）设定变量并列出全加器真值表；（2）写出逻辑表达式并变换；（3）画出实现逻辑电路图。

第4章触发器

4.1 基本触发器和同步触发器随堂测验

1、下列_______ 触发器存在约束条件。
A、同步RS触发器
B、同步D触发器
C、同步T触发器
D、主从JK触发器

4.2 主从触发器随堂测验

1、下列_______触发器有可能发生一次翻转现象。
A、基本RS
B、同步RS
C、同步JK
D、主从JK

4.3 边沿触发器随堂测验

1、逻辑电路如下图所示，A=1 时，CP脉冲来到后D触发器_____________。
A、保持原状态
B、翻转
C、置0
D、置1

4.4 触发器逻辑功能的描述方法及其转换随堂测验

1、设JK触发器的初态为0，若希望在CP作用下输出状态为1，则JK的值应分别是_______。
A、J=1，K=1
B、J=0，K=1
C、J=1，K=X
D、J= X ，K=0

第4章单元测验

1、主从型RS触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的；已知输入端S=1，R=0，在CP触发边沿作用下，其输出端Q为。
A、上升沿，1
B、下降沿，1
C、上升沿，0
D、下降沿，0

2、边沿型D触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的；已知输入端D=0，在CP触发边沿作用下，其输出端Q为。
A、上升沿，1
B、下降沿，1
C、上升沿，0
D、下降沿，0

3、边沿型JK触发器的逻辑符号如图所示，已知输入端J=1，K=1，RD=1，其输出端Q为。
A、0
B、1
C、高阻态
D、无法判断

4、电路如图，已知触发器脉冲CP输入频率为8MHz，试分析输出端Q的频率是：。
A、1MHz
B、2MHz
C、4MHz
D、8MHz

5、将JK触发器转换为T'触发器的连接方法是：。
A、J = K = 1
B、J = K = 0
C、J = 1,K = 0
D、,

6、已知D触发器的连接电路如图，其构成的新的触发器功能是：。
A、J K 触发器
B、RS触发器
C、T触发器
D、T'触发器

第5章时序逻辑电路

5.1 时序逻辑电路概述随堂测验

1、描述时序逻辑电路逻辑关系的三大方程分别是方程、方程和状态方程。
A、输入，输出
B、驱动，输出
C、输入，特性
D、驱动，特性

5.2 时序逻辑电路的分析随堂测验

1、某时序逻辑电路的状态转换图如图所示，其功能为进制计数器，自启动能力。
A、8，有
B、5，无
C、8，无
D、5，有

5.3 时序逻辑电路的设计随堂测验

1、用触发器设计一个9进制计数器，所需触发器的数目为_____________。
A、2
B、3
C、4
D、5

5.4 寄存器随堂测验

1、对74LS194双向移位寄存器，设串行输入数码为1001，在右移脉冲作用下，经过4个CP脉冲后，移位寄存器Q3Q2Q1Q0的状态为_____________。
A、1001
B、1100
C、1101
D、0011

5.5 异步二进制计数器随堂测验

1、三位二进制加法计数器的计数状态共有________个。
A、4
B、6
C、8
D、16

5.6 异步十进制计数器随堂测验

1、如图所示为由74LS290组成的电路，构成了_____________计数器。
A、十进制
B、五进制
C、二进制
D、七进制

5.7 同步计数器的构成随堂测验

1、若三位二进制减法计数器的初始状态为000，6个CP信号后，计数器的状态应是_____________。
A、100
B、011
C、101
D、010

5.8 中规模集成同步计数器随堂测验

1、在中规模芯片74161中，若== EP = ET = 1时，初态Q3Q2Q1Q0 = 0000，在CP端输入计数脉冲，12个CP后，其Q3Q2Q1Q0为 _____________。
A、1000
B、1001
C、1100
D、1011

5.9 任意进制计数器随堂测验

1、如图为由74160构成的电路，电路完成了_____________计数功能。
A、十进制
B、五进制
C、六进制
D、七进制

第5章单元测验

1、如图所示电路，已知计数脉冲的频率为6kHz，分析其输出Y的频率是：。
A、6 kHz
B、1 kHz
C、
D、

2、利用同步二进制加法计数器74161，采用异步清零法实现十二进制计数功能，试分析图中与非门输入端A应连接的计数器输出端是：。
A、Q0
B、Q1
C、Q2
D、Q3

3、下图所示电路中Q3Q2Q1Q0的初始态为0001，试分析3个计数脉冲CP作用后电路的状态Q3Q2Q1Q0为：。
A、0110
B、0111
C、1110
D、1101

4、电路如图所示，试分析在2个CP作用下，计数器输出Q3Q2Q1Q0为：，C的输出状态为：。
A、0001，0
B、1001，0
C、0001，1
D、1001，1

5、下图所示电路中，双向移位寄存器74LS194的初始状态为0000，串行输入端DIR从高位到低位依次输入数码1001，试分析2个CP脉冲作用后，Q3Q2Q1Q0的状态是：。
A、1001
B、0000
C、0100
D、0010

6、用触发器设计一个14进制计数器，所需触发器的数目为___________个。
A、6
B、5
C、4
D、3

7、描述时序逻辑电路逻辑关系的三大方程分别是方程、输出方程和状态方程。
A、输入
B、特性
C、驱动
D、逻辑

8、分析图所示计数器电路，其逻辑功能是：。
A、十进制计数器
B、七进制计数器
C、六进制计数器
D、五进制计数器

9、分析图示计数器电路，其逻辑功能是：。
A、七进制计数器
B、六进制计数器
C、五进制计数器
D、四进制计数器

10、分析如图所示电路，其组成计数器的模是：，采用的方法是法。
A、七进制，异步置数
B、七进制，同步置数
C、四进制，异步置数
D、四进制，同步置数

11、分析如图所示电路，其组成计数器的计数长度是：。
A、九进制
B、十进制
C、十一进制
D、十二进制

12、分析如图所示电路的逻辑功能是进制计数器，其编码方式是。
A、二，二进制加法计数
B、八，二进制加法计数
C、三，二进制减法计数
D、八，二进制减法计数

13、分析如图所示时序逻辑电路，若CP的频率是fc，则Y端脉冲的频率是 fc。
A、1/3
B、1/5
C、1/7
D、1/8

第5章单元作业

1、分析如图所示的计数器电路，画出其状态转换图。若计数输入脉冲的频率为7kHz，则 Y的频率为多少？

2、分析如图所示的电路，画出其状态转换图，指出是几进制计数器？

3、用四位二进制加法计数器74161设计一个12进制计数器，要求：用异步清零法实现，画出其状态转换图和连接电路图。

第6章半导体存储器

6.1 半导体存储器概述随堂测验

1、在正常工作状态下就可以随时向存储器里写入数据或从中读出数据的存储器通常称为（）。
A、ROM
B、PROM
C、EPROM
D、RAM

6.2 只读存储器的结构和掩膜ROM、PROM随堂测验

1、一片8K×8位的ROM存储器需要（）根地址线。
A、8
B、8K
C、8K×8
D、13

6.3 可擦除的可编程只读存储器（EPROM）随堂测验

1、EEPROM2864芯片有13根地址线，8个数据输出端，其存储容量为____________bits。
A、13×8
B、4k×8
C、8k×8
D、16k×8

6.4 随机存取存储器（RAM）随堂测验

1、存储器中的存储容量写成（）的形式。
A、字数
B、位数
C、位数×字数
D、字数×位数

6.5 存储器的应用随堂测验

1、用ROM设计一个组合逻辑电路，用来产生下列一组逻辑函数列出ROM应有的数据表，存储矩阵的点阵图为（）。
A、
B、
C、
D、

第6章单元测验

1、由4K×8位的ROM组成的存储器，有（）根地址输入线。
A、8
B、12
C、10
D、13

2、一个容量为1024×2的静态RAM具有（）。
A、地址线10根，数据线2根
B、地址线2根，数据线1024根
C、地址线512根，数据线1根
D、地址线1根，数据线512根

3、将4片256×8位的RAM组成1024×8位的RAM，如下图所示。要求指出芯片组 (3)的地址范围。
A、（0000000000)B~(0011111111)B
B、（0100000000)B~(0111111111)B
C、（1000000000)B~(1011111111)B
D、（1100000000)B~(1111111111)B

4、用ROM实现组合逻辑函数时，所实现函数的表达式应变换成（）。
A、最简与-或式
B、最小项之和的形式
C、最简与非式
D、最大项之和的形式

5、只读存储器ROM 通常由地址译码器、（）、输出缓冲器三部分构成。
A、编码器
B、与阵列
C、存储矩阵
D、存储器

6、某ROM的数据存储表如表所示，当地址输入A1 A0 =10时，读出一个字的内容D3D2D1D0 =（）。
A、0101
B、1011
C、0100
D、1110

7、字线和位线的每个交叉点都是一个存储单元，在交叉点上没接二极管相当于存（），接二极管相当于存（）。
A、1，1
B、1，0
C、0，1
D、0，0

8、将一个包含有32768个基本存储单元的存储电路设计16位为一个字单元的ROM。该ROM有（）根地址线。
A、16
B、11
C、4
D、8

第7章数字系统的分析与设计

7.1 数字系统组成、分析与设计方法概述随堂测验

1、由74LS161和74LS148组成的可控分频器属于哪种综合性数字系统（）。
A、组合复合型
B、时序复合型
C、组合时序型
D、时序组合型

7.2 数字系统的扩展—中规模组合逻辑电路的扩展随堂测验

1、下图所示是将两片三线-八线的74LS138扩展成为四线-十六线译码器，当输入数据为1100时，输出端哪一位输出低电平（）。
A、
B、
C、
D、

7.3 数字系统的扩展—中规模集成计数器的扩展随堂测验

1、指出所示电路为几进制计数器（）。
A、20
B、32
C、23
D、50

7.4 数字系统的扩展—移位寄存器的扩展和存储器的容量扩展随堂测验

1、将4块256×8位的RAM，用位扩展的方法组成1024×8位的RAM，当R/W￠=1，地址为1101001101时，第（）个芯片组被选通。
A、1
B、2
C、3
D、4

7.5 数字系统的分析—组合复合型随堂测验

1、下图中，若，，求（）。
A、1001
B、1010
C、1101
D、1111

7.6 数字系统的分析—组合时序型随堂测验

1、下图所示电路是用八线-三线优先编码器74LS148和四位同步二进制计数器74161组成的可控分频器，已知CP端输入脉冲的频率为10kHz。试说明当开关K置于位置时74161构成（）进制计数器。
A、9
B、10
C、11
D、12

7.7 数字系统的分析—时序复合型随堂测验

1、已知74LS194的初始状态为0100，CP1端输入脉冲的频率为10kHz，试分析在CP2第3个脉冲到来时，Y的频率为（）。
A、1.1kHZ
B、1.25kHZ
C、1.67kHZ
D、5 kHZ

7.8 数字系统的分析—时序组合型随堂测验

1、试用同步四位二进制计数器74LS161和八选一数据选择器74LS151构成一个输出10010110的序列信号发生器，如下图，请问D2和D3分别应如何设计（）。
A、0；0
B、0；1
C、1；0
D、1；1

7.9 数字系统的设计随堂测验

1、一个完整的数字系统通常由输入模块、控制模块、输出模块、（）及各个功能子模块五部分构成。
A、编码模块
B、译码模块
C、寄存模块
D、时基模块

第7章单元测验

1、由74LS161和74LS138组成的顺序脉冲发生器属于哪种综合性数字系统（）。
A、组合复合型
B、时序复合型
C、组合时序型
D、时序组合型

2、下图所示是将两片三线-八线的74LS138扩展成为四线-十六线译码器，当输入数据为D3D2D1D0=1010时，输出端哪一位输出低电平（）。
A、
B、
C、
D、

3、指出下图所示电路为几进制计数器（）。
A、56
B、64
C、63
D、72

4、将4块256×8位的RAM，用字扩展的方法组成1024×8位的RAM，当R/W￠=1，地址为1001001101时，第（）个芯片组被选通。
A、1
B、2
C、3
D、4

5、下图中，若，1001，求（）。
A、1001
B、1010
C、1100
D、1000

6、下图所示电路是用八线-三线优先编码器74LS148和四位同步二进制计数器74161组成的可控分频器，已知CP端输入脉冲的频率为10kHz。试说明当开关K置于位置时构成（）进制计数器。
A、10
B、11
C、12
D、13

7、已知74LS194的初始状态Q3Q2Q1Q0=0001，CP1脉冲的频率为10kHz，CP2端输入脉冲的频率为10Hz, 试分析在CP2第3个脉冲到来时，Y的频率为（）。
A、1.1kHZ
B、1.25kHZ
C、1.67kHZ
D、5kHZ

8、试用同步四位二进制计数器74LS161和八选一数据选择器74LS151构成一个输出10010110的序列信号发生器，如下图，请问D3和D4分别应如何设计（）。
A、0；0
B、0；1
C、1；0
D、1；1

9、一个完整的数字系统通常由输入模块、（）、输出模块、时基模块及各个功能子模块五部分构成。
A、编码模块
B、译码模块
C、寄存模块
D、控制模块

10、试用计数器74LS161和译码器74LS138设计一个顺序脉冲发生器，设74LS161的初态是0000，问第9个脉冲后，输出低电平的是（）。
A、
B、
C、
D、

11、欲用256×4位的ROM组成1024×8位的存储器需要采取（）。
A、字扩展
B、位扩展
C、字扩展和位扩展
D、地址扩展

12、两片74LS161计数器串联后，最大计数容量为（）。
A、10
B、16
C、100
D、256

13、下图所示电路是用二-十进制优先编码器74LS147和同步十进制计数器74160组成的可控分频器，已知CP端输入脉冲的频率为10kHz。试说明当输入控制信号H为低电平时由Y端输出的脉冲频率为（）。
A、2kHZ
B、2.5kHZ
C、5kHZ
D、0.625 kHZ

14、试分析下图计数器电路是几进制（）。
A、83
B、82
C、63
D、72

15、试分析下图构成的序号信号发生器中，的初值为0000，当CP输入第14个脉冲时，和输出Y分别为（）。
A、000；1
B、010；1
C、110；0
D、011；0

第8章可编程逻辑器件

8.1 可编程逻辑器件概述随堂测验

1、PLD的一般组成结构由输入电路、与逻辑阵列、（）和输出电路构成。
A、逻辑宏单元
B、或逻辑阵列
C、互补缓冲器
D、可编程逻辑器件

8.2 现场可编程逻辑阵列随堂测验

1、下图用FPLA设计多输出逻辑函数，其中的表达式为（）。
A、
B、
C、
D、

8.3 可编程阵列逻辑随堂测验

1、PAL的电路结构中，与阵列是的，或阵列是的。
A、可编程、可编程
B、可编程、固定
C、固定、可编程
D、固定、固定

8.4 通用阵列逻辑随堂测验

1、下面器件中，含有输出逻辑宏单元结构的逻辑器件的是_______。
A、PLA
B、PAL
C、GLA
D、GAL

第8章单元测验

1、下图是用FPLA设计实现的多输出逻辑函数，其中的表达式为（）。
A、
B、
C、
D、

2、FPLA与PROM之间的结构比较中，以下说法正确的是（）。
A、FPLA与PROM的与阵列都是可编程的
B、FPLA与PROM的与阵列都是固定的
C、FPLA与PROM的或阵列都是可编程的
D、FPLA与PROM的或阵列都是固定的

3、使用PROM和FPLA来实现组合逻辑函数时，要将逻辑表达式分别写成（）。
A、最小项之和、最小项之和
B、最简与-或式、最简与-或式
C、最简与-或式、最小项之和
D、最小项之和、最简与-或式

4、可编程逻辑器件的电路结构，由与阵列、或阵列、（）和输出电路组成。
A、地址译码器
B、输入电路
C、存储电路
D、三态缓冲器

5、下图用PAL设计多输出逻辑函数，其中的表达式为（）。
A、
B、
C、
D、

6、GAL的电路结构中，与阵列是可编程的，或阵列和输出电路形式分别是（）和（）的。
A、可编程、可编程
B、可编程、固定
C、固定、可编程
D、固定、固定

7、在GAL16V8的输出逻辑宏单元中，核心器件是（）。
A、逻辑与电路
B、四选一多路开关及D触发器
C、逻辑译码电路
D、逻辑比较器

8、PAL的电路结构中，与阵列是（）的，或阵列是（）的。
A、可编程、可编程
B、可编程、固定
C、固定、可编程
D、固定、固定

第9章脉冲波形的产生与整形

9.1 脉冲波形的产生与整形概述随堂测验

1、若矩形脉冲幅度为Vm，则其脉冲宽度tw是指从脉冲前沿到达________Vm起，到脉冲后沿到达________Vm为止的一段时间。
A、0.1，0.9
B、0.5，0.5
C、0.7，0.7
D、0.9，0.1

9.2 555定时器的结构和原理随堂测验

1、由555定时器不可以组成_____________。
A、单稳态触发器
B、多谐振荡器
C、施密特触发器
D、JK触发器

9.3 555定时器构成的施密特触发器随堂测验

1、施密持触发器常用于对脉冲波形的_____________。
A、定时
B、计数
C、整形
D、产生

9.4 555定时器构成的单稳态触发器随堂测验

1、单稳态触发器的暂稳态持续时间的长短取决于_____________。
A、触发脉冲的宽度
B、电路本身的参数
C、触发脉冲的幅度
D、电源电压的大小

9.5 555定时器构成的多谐振荡器随堂测验

1、接通电源后就能直接产生输出矩形波的电路是_____________。
A、单稳态触发器
B、施密特触发器
C、多谐振荡器
D、双稳态触发器

第9章单元测验

1、单稳态触发器的电路接好后，其暂稳态持续时间_____________。
A、与电源电压的大小有关
B、与触发脉冲的宽度有关
C、与触发脉冲的幅度有关
D、与电路所接的电阻和电容参数有关

2、如图所示，由555构成的多谐振荡器，其VO的振荡频率是_____________。
A、
B、
C、
D、

3、如图所示，由555构成的电路，若R1、R2≠0，其VO的波形是_____________。
A、高电平持续时间大于低电平持续时间
B、高电平持续时间等于低电平持续时间
C、高电平持续时间小于低电平
D、只有高电平

4、在下图用555定时器接成的施密特触发器电路中，若VCC=12V，其回差电压ΔVT 为 __________V。
A、8V
B、6V
C、4V
D、3V

5、施密特触发器有________个稳定状态，多谐振荡器有________个稳定状态。
A、0，1
B、2，2
C、2，1
D、2，0

6、接通电源后无需触发脉冲就能直接产生输出矩形波的电路是_____________。
A、单稳态触发器
B、双稳态触发器
C、施密特触发器
D、石英晶体振荡器

7、对于单稳态触发器的应用，以下不属于的是_____________。
A、整形
B、定时
C、脉冲发生
D、延时

8、在描述矩形脉冲特性的主要参数中，占空比q定义为。
A、上升时间与脉冲周期的比
B、下降时间与脉冲周期的比
C、脉冲宽度与脉冲周期的比
D、脉冲幅度与脉冲周期的比

第10章数模和模数转换

10.1 数模和模数转换概述随堂测验

1、下列属于衡量ADC和DAC性能优劣主要指标的是_____________。
A、参考电压的大小
B、模拟量的频率
C、模拟量的大小
D、转换精度

10.2 数模转换器(DAC)随堂测验

1、某四位DAC当输入数字量为0001时，输出为0.2V，问若输入数字量为1000时，输出电压是 V。
A、0.8 V
B、1.6V
C、2V
D、2.4V

10.3 模数转换（A/D）的一般过程随堂测验

1、模数转换的一般步骤是。
A、取样和编码
B、量化和编码
C、取样和保持
D、取样、保持和量化、编码

10.4 直接型的ADC--并联比较型和逐次逼近型随堂测验

1、下列A/D转换器中，转换速度最快的是_____________ 。
A、并联比较型
B、计数器型
C、逐次逼近型
D、双积分型

10.5 间接型的ADC-双积分型随堂测验

1、下列4种A/D转换器类型中，抗干扰能力最强的是。
A、并联比较型ADC
B、计数型ADC
C、逐次渐近型ADC
D、双积分型ADC

第10章单元测验

1、若A/D转换器（包括取样-保持电路）输入模拟电压信号的最高变化频率为10kHz，则完成一次A/D转换所用时间的上限是。
A、0.1ms
B、0.08ms
C、0.06ms
D、0.05ms

2、若A/D转换器（包括取样-保持电路）输入模拟电压信号的最高变化频率为10kHz，则取样频率的下限是。
A、5 kHz
B、10kHz
C、20 kHz
D、120 kHz

3、下列A/D转换器中，转换精度最高的是_____________ 。
A、并联比较型
B、计数器型
C、逐次逼近型
D、双积分型

4、模数转换的一般步骤是。
A、取样和编码
B、量化和编码
C、取样和保持
D、取样、保持、量化、编码

5、某四位DAC当输入数字量为0001时，输出为0.2V，问若输入数字量为1100时，输出电压是 V。
A、0.8 V
B、1.6V
C、2.4V
D、2.8V

6、数/模转换器的分辨率取决于_____________ 。
A、输入二进制数字信号的位数，位数越多分辨率越高；
B、输出的模拟电压的大小，输出的模拟电压越高，分辨率越高；
C、参考电压UR的大小，UR越大，分辨率越高
D、转换速度，转换速度越快，分辨率越高

7、下列属于衡量ADC和DAC性能优劣主要指标的是_____________。
A、参考电压的大小
B、模拟量的频率
C、模拟量的大小
D、转换精度

8、倒T形电阻网络DAC电路的电阻网络的电阻值是_____________ 。
A、R~R权电阻，其中i为输入数字量的位次
B、只有R和4R两种电阻类型
C、只有R和2R两种电阻类型
D、只有2R一种电阻类型

数字电子技术期末考试

数字电子技术慕课期末考试题

1、函数的最小项表达式为（）。
A、F(A,B,C)=∑m（3，5，6，7）
B、(A,B,C)=∑m（0，1，2，3）
C、F(A,B,C)=∑m（0，2，3，4）
D、F(A,B,C)=∑m（2，3，4，5）

2、化简 =（）。
A、
B、
C、
D、

3、逻辑函数的对偶式为（）。
A、
B、
C、
D、

4、8线—3线优先编码器74LS148的输入为，优先级别最高，当输入=01101011时，其输出的值是（）。
A、111
B、010
C、001
D、101

5、下列电路中，不属于组合逻辑电路的是（）。
A、编码器
B、译码器
C、数据选择器
D、计数器

6、已知74LS138译码器的输入三个使能端（E1=1， E2A = E2B=0）时，地址码A2A1A0=110，则输出是( ) 。
A、11111101
B、10111111
C、11110111
D、11111011

7、写出下图的逻辑表达式（）。
A、
B、
C、
D、

8、一个四位二进制加法计数器初始状态为1001，经过111个脉冲有效触发后，它的输出是（）。
A、0001
B、0010
C、0100
D、1000

9、可用于总线结构进行分时传输的门电路是（）。
A、异或门
B、同或门
C、OC 门
D、三态门

10、下图是TTL电路，写出下式的逻辑表达式（）。
A、
B、
C、
D、

11、下图是CMOS电路，写出下式的逻辑表达式（）。
A、
B、
C、
D、

12、已知由八选一数据选择器组成的逻辑电路如下所示。输出Y的逻辑表达式为（）。
A、
B、
C、
D、

13、已知维持阻塞结构D触发器各输入端的电压波形如图所示，试画出Q端对应的电压波形（）。
A、
B、
C、
D、

14、如图所示电路为几进制计数器（）。
A、10
B、20
C、100
D、99

15、某工厂有一台容量为35KW的自备电源，为A、B、C三台用电设备供电。设A、B、C设备的额定功率分别为10KW，20KW和30KW，它们投入运行是随机的组合。输出为电源过载信号。试写出输出Y的逻辑表达式（）。
A、
B、
C、
D、

16、某工厂有一台容量为35KW的自备电源，为A、B、C三台用电设备供电。设A、B、C设备的额定功率分别为10KW，20KW和30KW，它们投入运行是随机的组合。输出为电源过载信号。试用逻辑门画出实现上述要求的逻辑电路（）。
A、
B、
C、
D、

17、某工厂有一台容量为35KW的自备电源，为A、B、C三台用电设备供电。设A、B、C设备的额定功率分别为10KW，20KW和30KW，它们投入运行是随机的组合。输出为电源过载信号。试用74LS138实现该逻辑关系（）。
A、
B、
C、
D、

18、已知下图逻辑电路中各触发器的初始状态均为“0”。分析电路的逻辑功能，说明是（）进制计数器。
A、5
B、6
C、7
D、8

19、已知下图逻辑电路中各触发器的初始状态均为“0”，画出状态转换图（）。
A、
B、
C、
D、

20、TTL或非门多余输入端的处理是（）。
A、悬空
B、接高电平
C、接低电平
D、接”1”

21、有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（）。
A、1011--0110--1100--1000--0000
B、1011--0101--0010--0001--0000
C、1011--1100--1101--1110--1111
D、1011--1010--1001--1000--0111

22、一个容量为256×8的RAM，有（）条数据线和（）条地址线。
A、4，8
B、8，8
C、8，4
D、4，4

23、一个8位R-2R倒T型电阻网络D/A转换器，设其VREF= -5V，Rf=R，试求当D7~D0=11111111时的输出电压为（）。
A、8.125V
B、4.98V
C、6.25V
D、9.375V

24、用555定时器组成施密特触发器，当输入控制端CO外接10V电源时，回差电压为（）。
A、3.33V
B、5V
C、6.66V
D、10V

25、如图所示，由D触发器构成的电路是（）。
A、二分频器
B、二分之一分频器
C、四分频器
D、四分之一分频器

26、试用74LS161同步置数功能和门电路设计一个加法计数器，要求其状态在自然二进制代码0011~1110之间循环，画出电路连接图（）。
A、
B、
C、
D、

27、用555定时器组成的电子门铃如图所示，R2=R3=R4=1MΩ，C1=C3=0.01μF。试问555定时器（1）组成的是（）功能电路？
A、施密特触发器
B、单稳态触发器
C、多谐振荡器
D、双稳态触发器

28、用555定时器组成的电子门铃如图所示，R2=R3=R4=1MΩ，C1=C3=0.01μF。试问555定时器（2）组成的是（）功能电路？
A、施密特触发器
B、单稳态触发器
C、多谐振荡器
D、双稳态触发器

29、用555定时器组成的电子门铃如图所示，R2=R3=R4=1MΩ，C1=C3=0.01μF。电子门铃响的时间是（）。
A、10ms
B、11ms
C、21ms
D、14ms

学习通数字电子技术_47

数字电子技术是现代电子技术的重要分支之一，它研究数字信号的处理、传输、存储和控制等方面的技术。数字电子技术的发展，极大地推动了信息时代的到来，如今，数字电子技术已经广泛应用于通信、计算机、控制、医疗等领域。

数字信号的表示和处理

数字信号是用离散的数值表示的信号，它是模拟信号经过采样、量化和编码等过程得到的。数字信号具有离散、有限、可编程和高噪声抗干扰能力等特点，因此在信息处理中得到了广泛应用。

数字信号的表示方式有二进制和十进制两种，其中二进制是最基本的表示方式。在数字电路中，常用的逻辑门有与门、或门、非门、异或门等，它们可以用来实现各种数字逻辑运算。

数字信号的处理包括数字信号的滤波、数字信号的变换等。数字信号的滤波是指将数字信号中的某些频率成分滤除或强调，以达到信号更好的处理和传输的目的。数字信号的变换包括傅里叶变换、离散傅里叶变换、小波变换等，通过这些变换可以将时域信号变换到频域，以更好地分析和处理信号。

数字电路的设计

数字电路的设计是数字电子技术的关键之一。数字电路设计的基本原理是从逻辑功能描述出发，采用逻辑代数的方法完成逻辑电路的设计和分析。

数字电路设计的流程包括需求分析、逻辑设计、电路设计、验证测试等几个步骤。需求分析是指根据客户的需求，确定电路的性能指标和功能要求。逻辑设计是指将电路的功能描述转换为逻辑电路图。电路设计是指将逻辑图转换为实际的电路结构。验证测试是指对电路进行测试，以验证电路的正确性和性能指标是否符合设计要求。

数字电路的实现常用的技术有门电路实现、可编程逻辑器件实现、ASIC实现等。门电路实现是指采用逻辑门电路实现电路，它的优点是成本低、速度快、功耗小；可编程逻辑器件实现是指使用FPGA等可编程器件实现电路，它的优点是设计自由度高、可重构性强；ASIC实现是指采用定制电路设计和制造ASIC电路，它的优点是速度快、功耗小、可靠性高。