中国大学计算机原理_1答案(慕课2023课后作业答案)

点击查看答案

第一章（一） 计算机的中国抽象和技术

1.1 概述随堂测验

1、以下哪项不是大学影响程序运行性能的主要因素（）
A、程序所使用的计算机原算法
B、创建程序并翻译成机器指令的理答软件
C、计算机各部件的案慕案执行效率
D、计算机的课课生产厂商的品牌声誉

2、程序员为了编写出更高效的后作程序而学习计算机原理，以下哪项不是业答学习计算机原理的好处（）
A、有助于了解计算机的中国软硬件接口
B、有助于了解程序算法的大学设计方法
C、有助于了解计算机的计算机原存储层次化特性
D、有助于了解处理器的理答并行化特点

1.2 程序的表象之下随堂测验

1、计算机的案慕案软件层次和硬件层次之间的交界面是（）
A、操作系统
B、课课编译器
C、后作指令系统
D、数字电路

2、计算机硬件能够直接识别的语言是（）
A、高级语言
B、自然语言
C、汇编语言
D、机器语言

3、计算机执行最快的语言是（）
A、机器语言
B、汇编语言
C、Java语言
D、C语言

1.3_1 打开计算机的机箱——存储程序思想和冯诺依曼框架随堂测验

1、冯诺依曼计算机工作方式的基本特点是（）
A、采用存储程序原理
B、控制流驱动方式
C、按地址访问并顺序执行指令
D、存储器按内容选择地址

2、计算机能自动工作的关键是（）
A、它由电子设备组成
B、具有功能强大的操作系统
C、采用存储程序控制
D、具有高性能的计算芯片

3、假如人脑也可利用存储程序原理，程序输入人脑后，可以准确存储、执行，那么以下现象最不可能发生的是（）
A、逢考必过，门门满分
B、交通事故急剧减少
C、看电影不出门，人脑支持mp4格式
D、人人都能成为梵高一样的艺术大师

1.3_2 打开计算机的机箱——硬件组成随堂测验

1、（ ）可以区分从存储单元中取出的是数据还是指令。
A、存储器
B、运算器
C、用户
D、控制器

2、存储器主要用来（ ）
A、存放程序
B、存放数据
C、存放指令
D、存放程序和数据

3、以下不属于输出设备的是（ ）
A、显示器
B、打印机
C、扫描仪
D、绘图仪

4、（ ）是程序运行时的存储位置，包括所需的数据。
A、显示器
B、主存
C、硬盘
D、编译器

第一章（二） 计算机的抽象和技术

1.4 _1 计算机性能评价——性能的基本指标随堂测验

1、从用户观点看，评价计算机系统性能的综合参数是（）
A、CPU主频率
B、应用响应时间
C、内存容量
D、磁盘空间

2、假设两种程序在两台机器上的运行时间如下表所示，以下判断错误的是（）
A、对程序1而言，机器A比机器B快。
B、对程序2而言，机器A比机器B慢。
C、假设任务是执行程序1和程序2各N（N>1）次，对该任务而言，机器A比机器B快。
D、假设任务是程序1执行2N（N>1）次，程序2执行N次，对该任务而言，机器A比机器B快。

1.4 _2 计算机性能评价——CPU执行时间随堂测验

1、计算机操作的最小单位时间是（）
A、时钟周期
B、指令周期
C、CPU周期
D、毫秒

2、Intel Core i7 6700K的主频为4 GHz，那么该CPU的一个时钟周期为（）
A、0.25毫秒
B、0.25微秒
C、0.25纳秒
D、0.25皮秒

1.4 _3 计算机性能评价——三个简单的例子随堂测验

1、某计算机的时钟频率为Hz，一个程序在该计算机上执行共花费了个时钟周期，则执行该程序的时间为（）秒。
A、1.5
B、2.66
C、3.75
D、6

2、某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示，该机的MIPS(Million Instructions Per Second，每秒执行百万指令)数是（）
A、100
B、200
C、400
D、600

1.4 _4 计算机性能评价——Amdahl定律随堂测验

1、假设某基准程序在一台计算机上的运行时间为100秒，其中80秒的时间是用来执行乘法操作的，如果希望该程序的速度提高到原来的4倍，乘法部件的速度应该是原来的 倍。

第一章测验

1、在CPU的组成中，不包括（）
A、运算器
B、存储器
C、控制器
D、寄存器

2、计算机CPU主频的倒数指的是（）
A、指令周期
B、机器周期
C、时钟周期
D、存取周期

3、以下有关程序性能的论述中，错误的一项是（）
A、效率高的算法能够减少源程序的语句数量，从而提高程序性能
B、良好的编译器可以高效翻译源程序语句，从而提高程序性能
C、性能高的CPU执行指令的速度更快，从而提高程序性能
D、I/O操作不是程序的生产性指令，因此对程序的性能影响不大

4、下列叙述中错误的是（）
A、CPU的寄存器对C语言是透明的
B、实际应用程序的测试结果能够全面代表计算机的性能
C、硬盘能够长久地存储数据和程序
D、软件和硬件在逻辑功能上是等价的

5、在CPU中，指示下一条要执行指令的地址的寄存器是（）
A、AR
B、PC
C、DR
D、IR

6、冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU从存储器中取出一个二进制数时，根据（）区分它到底是指令还是数据。
A、指令操作码的译码结果
B、指令和数据的不同寻址方式
C、指令执行过程的不同阶段
D、指令和数据所在的存储单元

7、给定一个用Java编写的程序，它在一个桌面计算机上运行需要15秒。而如果使用一种新的Java编译器，生成的指令数仅是原來的60%，但它的CPI增加为原來的1.1倍，那么使用新的编译器执行该程序需要 秒。

8、假定基准程序A在某计算机上的运行时间为100秒，其中90秒为CPU时间，其余为I/O时间。若CPU速度提高50%，I/O速度不变，则运行基准程序A所耗费的时间是 秒。

第二章（一）计算机的语言（指令系统）

2.1 指令系统概述随堂测验

1、指令系统的设计原则包括
A、完备性
B、有效性
C、规整性
D、兼容性

2、下面属于CISC特点的是
A、指令系统复杂
B、以寄存器-寄存器方式工作
C、指令周期长
D、指令周期短

2.2 指令格式随堂测验

1、程序控制类指令的功能是（）
A、进行算术运算和逻辑运算
B、进行主存与CPU之间的数据传送
C、进行CPU与I/O设备之间的数据传送
D、改变程序执行的顺序

2、某指令系统指令字长16位，每个地址码为6位，若二地址指令15条，一地址指令62条，则剩下零地址指令最多有多少条（）
A、64
B、96
C、128
D、255

3、以下有关指令系统的说法中错误的是（）
A、指令系统是一台机器硬件能执行的指令全体
B、任何程序运行前都要先转化为机器语言程序
C、指令系统是计算机软件、硬件的界面
D、指令系统和机器语言是无关的

2.2 指令格式随堂测验

1、每条指令的操作码可以有几个（）
A、一个
B、两个
C、三个
D、没有限定

2、某指令系统有200条指令，对操作码采用固定长度二进制编码，最少需要用（）位。
A、4
B、8
C、16
D、32

3、在指令格式中，采用扩展操作码设计方案的目的是（）。
A、减少指令字长度
B、增加指令字长度
C、保持指令字长度不变而增加指令的数量
D、保持指令字长度不变而增加寻址空间

4、下列哪种指令不属于程序控制指令（）。
A、无条件转移指令
B、条件转移指令
C、中断隐指令
D、循环指令

2.2 指令格式随堂测验

1、下列关于一地址运算类指令的叙述中，正确的是（）。
A、仅有一个操作数，其地址由指令的地址码提供
B、可能有一个操作数，也可能有两个操作数
C、一定有两个操作数，其中一个操作数是隐含的
D、指令的地址码段存放的一定是操作码

2、关于二地址指令以下论述正确的是（）。
A、二地址指令中，运算结果通常存放在其中一个地址码所提供的地址中
B、二地址指令中，指令的地址码字段存放的一定是操作数
C、二地址指令中，指令的地址码字段存放的一定是寄存器号
D、二地址指令中，指令的地址码字段存放的一定是操作数地址

3、以下叙述错误的是（）。
A、为了充分利用存储空间，指令的长度通常为字节的整数倍
B、单地址指令是固定长度的指令
C、单字长指令可加快取指令的速度
D、单地址指令可能有一个操作数，也可能有两个操作数

2.3 寻址方式随堂测验

1、源操作数直接存放在指令中的寻址方式是（）
A、存储器直接寻址
B、立即数寻址
C、寄存器直接寻址
D、存储器间接寻址

2、执行操作的数据不可能来自（）。
A、寄存器
B、指令本身
C、控制存储器
D、存储器

2.3 寻址方式随堂测验

1、寄存器间接寻址方式中，操作数在（）中。
A、通用寄存器
B、堆栈
C、主存单元
D、指令本身

2、在指令的相对寻址中，其相对的基准地址是（）。
A、基址寄存器
B、变址寄存器
C、堆栈指示器
D、程序计数器

3、设变址寄存器为X，形式地址为D，某机器具有先变址再间址的寻址方式，则这种寻址方式的有效地址为（）。
A、EA=(X)+D
B、EA=(X)+(D)
C、EA=X+D
D、EA=((X)+D)

4、直接、间接、立即3种寻址方式指令的执行速度，由快至慢的排序是（）。
A、直接、间接、立即
B、直接、立即、间接
C、立即、直接、间接
D、立即、间接、直接

2.3 寻址方式随堂测验

1、需要多次访问存储器的寻址方式的是（）。
A、存储器直接寻址
B、立即数寻址
C、寄存器直接寻址
D、存储器间接寻址

2、哪几种寻址方式的操作数存在存储器中
A、存储器直接寻址
B、寄存器间接寻址
C、寄存器直接寻址
D、存储器间接寻址

第二章（二）计算机的语言（指令系统）

2.4_1 数据在计算机中如何表示随堂测验

1、数据表示是指（）
A、能被计算机硬件直接识别的类型
B、计算机软件直接识别的类型
C、高级语言程序员直接识别的类型
D、计算机操作系统识别的类型

2、现代计算机主存对于多大的数据单位进行编址（）
A、位
B、字节
C、半字
D、字

2.4_2 数值数据的定点表示随堂测验

1、定点整数所能表示的绝对值的范围是（）
A、
B、
C、
D、

2、【2012年计算机联考真题】假定编译器规定int和short类型长度分别为32位和16位，执行下列C语言语句得到y的机器数为（）。 unsigned short x=65530; unsigned int y=x;
A、0000 7FFAH
B、0000 FFFAH
C、FFFF 7FFAH
D、FFFF FFFAH

2.4_3 数值数据的浮点表示随堂测验

1、【2010年计算机联考真题】假定变量i、f和d的数据类型分别为int、float和double（int用补码表示，float和double分别用IEEE 754单精度和双精度浮点数格式表示），已知i=785、f=1.5678E3、d=1.5E100，若在32位机器中执行下列关系表达式，则结果为“真”的是（）。 I. i=(int)(float)i II. f=(float)(int)f III. f=(float)(double)f IV. (d+f)-d=f
A、I和II
B、I和III
C、II和III
D、III和IV

2、【2013年计算机联考题】某数采用IEEE 754单精度浮点数格式表示为C640 0000H，则该数的值是（）。
A、
B、
C、
D、

3、【2011年计算机联考真题】float型数据通常用IEEE 754单精度浮点数格式表示。若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是（）。
A、C104 0000H
B、C242 0000H
C、C184 0000H
D、C1C2 0000H

2.4_4 数值数据的十进制表示随堂测验

1、在ASCII编码中一个十进制数需要多少位来存放（）
A、4位
B、8位
C、16位
D、32位

2、在BCD编码中一个十进制数最多需要多少位来存放（）
A、4位
B、8位
C、16位
D、32位

2.4_5 字符数据的机器表示随堂测验

1、微软的拼音输入法属于（）
A、输入码
B、内码
C、字模点阵码
D、BCD码

2、对于汉字，用于在系统中进行存储、查找、传送的编码方式为（）
A、输入码
B、内码
C、字模点阵码
D、BCD码

第二章（三）计算机的语言（指令系统）

2.4_6 数据的度量与存储随堂测验

1、存储数据的小端方式是指（）
A、将数据的最低有效字节存储在高位地址中
B、将数据的最高有效字节存储在低位地址中
C、将数据的最低有效字节存储在低位地址中
D、以上都不对

2、存储数据时为什么尽量使数据对齐（）
A、为了使内存空间占用尽可能大
B、为了更方便的定位数据的位置
C、为了尽可能减少访存的次数
D、以上都不对

2.4_7 数据出错了怎么办？随堂测验

1、奇偶校验码只能检测出（）出错的情况。
A、奇数位
B、偶数位
C、奇偶均可
D、奇偶均不可

2、【2013年计算机联考真题】用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错，则校验位数至少为（）。
A、2
B、3
C、4
D、5

3、具有一定纠错能力的数据校验码有（）
A、奇偶校验码
B、海明校验码
C、循环冗余校验码
D、以上都没有

2.4_8 基本指令和指令类别随堂测验

1、下面描述正确的是（）
A、子程序调用指令不要求返回，可嵌套和递归调用
B、子程序调用指令要求返回，可嵌套和递归调用
C、子程序调用指令不要求返回，不可嵌套和递归调用
D、转移指令要求返回，实现同一程序内的转移

2、在子程序调用指令中用堆栈来保存返回地址的目的是（）
A、保证子程序可以嵌套和递归调用
B、保证子程序在同一程序内的转移
C、保证调用程序正确返回子程序
D、以上都不是

3、在子程序的开始处保护现场，返回前恢复现场的目的是（）
A、保证调用程序和子程序之间的参数传递
B、保证调用程序正确转入子程序
C、保证子程序正确返回调用程序
D、避免调用程序和子程序之间的产生公用寄存器冲突

第二章作业

1、某机器字长 32 位，CPU 内有 32 个 32 位的通用寄存器，设计一种能容纳 64 种操作的指令系统，设指令字长等于机器字长。 1）如果主存可直接或间接寻址，采用寄存器-存储器型指令，能直接寻址的最大存储空间是多少？试画出指令格式。 2）在1）的基础上，如果采用通用寄存器作为基址寄存器，则上述寄存器-存储器型指令的指令格式又有何特点？画出指令格式并指出这类指令可访问多大的存储空间。

2、假设指令字长为16位，操作数的地址码为5位，指令有零地址、一地址和二地址3种格式。 1）设操作码固定，若零地址指令有M种，一地址指令有N种，则二地址指令最多有多少种？ 2）采用扩展操作码技术，二地址指令最多有多少种？ 3）采用扩展操作码技术，若二地址指令有P条，零地址指令有Q条，则一地址指令最多有几种？

3、请思考如何利用变址寻址方式，进行1000个数在内存中的移动？并试着用代码进行说明。 （假设1000个数在内存中连续存放，主存按字编址，若是将其从起始地址2000处搬到地址6000的地方。）

4、设浮点数字长32位，其中阶码部分8位（含一位阶符），尾数部分24位（含一位数符），当阶码的基值分别是2和16时： 1）说明基值2和16在浮点数中如何表示。 2）当阶码和尾数均用补码表示，且尾数采用规格化形式时，给出两种情况下所能表示的最大正数真值和非零最小正数真值。 3）在哪种基值情况下，数的表示范围大？ 4）两种基值情况下，对阶和规格化操作有何不同？

第二章（四）计算机的语言（指令系统）

2.5 程序在计算机中如何表示随堂测验

1、R型指令的具体操作由哪个字段决定（）
A、op
B、rs
C、shamt
D、funct

2、MIPS指令中跳转指令如何用指令的低26位寻址（）
A、通过高四位补PC值，低两位补零来形成32位目标地址
B、通过低四位补PC值，高两位补零来形成32位目标地址
C、直接用26位地址作为目标地址
D、通过低四位补PC值，高两位补一来形成32位目标地址

3、MIPS指令存放时的对齐方式是（）
A、按字节对齐
B、按半字对齐
C、按字地址对齐
D、以上均不对

2.5 程序在计算机中如何表示随堂测验

1、对于32位的MIPS，可以访问的空间为（）
A、2GB
B、4GB
C、8GB
D、16GB

2、将字节5AH与6CH相加之后，FLAGS中的状态位CF（进位标志）、OF（溢出标志）、ZF（零标志）以及SF（符号标志）分别被设置成什么值（）
A、CF=0，OF=0，SF=0，ZF=0
B、CF=0，OF=1，SF=1，ZF=0
C、CF=1，OF=0，SF=1，ZF=0
D、CF=0，OF=1，SF=0，ZF=1

3、【2011年计算机联考真题】某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF和溢出标志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是（）。
A、
B、
C、
D、

2.5 程序在计算机中如何表示随堂测验

1、MIPS指令的算术运算指令的操作数必须直接取自于（）
A、寄存器
B、存储器
C、操作系统
D、磁盘

2、汇编的过程是指（）
A、将高级语言的程序转换成汇编语言的程序
B、将汇编程序转换成二进制机器代码
C、机器执行二进制机器代码的过程
D、以上均不对

第二章测试

1、下列各种数制的数中，最小的数是（）
A、
B、
C、
D、

2、一个16位无符号二进制数的表示范围是（）
A、-32768~32768
B、0~65536
C、0~65535
D、-32768~32767

3、对真值0表示形式唯一的机器数是（）
A、原码
B、补码和移码
C、反码
D、以上都不对

4、长度相同但格式不同的两种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为（）
A、两者可表示的数的范围和精度相同
B、前者可表示的数的范围大且精度高
C、前者可表示的数的范围大但精度低
D、后者可表示的数的范围大且精度高

5、【2012年计算机联考真题】某计算机存储器按字节编址，采用小端方式存放数据。假定编译器规定int和short型长度分别为32位和16位，并且数据按边界对齐存储。某C语言程序段如下： struct{ int a; char b; short c; }record; record.a=273; 若record变量的首地址为0xC008，则地址0xC008中内容及record.c的地址分别为（）。
A、0x00、0xC00D
B、0x00、0xC00E
C、0x11、0xC00D
D、0x11、0xC00E

6、某机器字长为16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移以后的目标地址是（）。
A、2006H
B、2007H
C、2008H
D、2009H

7、float类型（即IEEE754单精度浮点数格式）能表示的最大正整数是（）。
A、
B、
C、
D、

8、float型数据采用IEEE 754单精度浮点数格式表示，若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.75，则FR1的内容是（）。
A、C104 0000H
B、C10C 0000H
C、C184 0000H
D、C1C2 0000H

9、四地址指令OPA1A2A3A4的功能为(A1)OP(A2)->A3，且A4给出下一条指令地址，假设A1、A2、A3、A4都为主存储器地址，则完成上述指令需要访存（）次。
A、2
B、3
C、4
D、5

10、设x为整数，[x]补=，若要x<-16，~应满足的条件是（）。
A、~至少有一个为1
B、必须为0，~至少有一个为1
C、必须为0，~任意
D、必须为1，~任意

第三章（一） 计算机中的运算

3.1.1 按位运算随堂测验

1、计算机的基本运算包括（）
A、浮点运算
B、逻辑运算
C、移位运算
D、加法运算

2、按位异或可以实现的功能包括（）
A、提取二进制数中的指定位
B、在特定位上进行无条件赋值
C、判断两个二进制数是否相等
D、对二进制数进行按位取反

3.1.2 逻辑运算随堂测验

1、在C语言中，逻辑或用什么符号表示（）
A、&
B、&&
C、||
D、^

2、在C语言中，逻辑运算与按位运算的区别是什么（）
A、按位运算针对二进制数，逻辑运算针对表达式的值
B、按位运算的结果是1位~多位，逻辑运算的结果只有1位
C、按位运算的结果是二进制数，逻辑运算的结果是布尔量——真与假
D、以上均不对

3.1.3 移位操作随堂测验

1、下面关于算术移位和逻辑移位的描述中，正确的是（）
A、算术移位的数具有数值意义
B、逻辑移位的数具有数值意义
C、算术移位的数不具有数值意义
D、以上均不对

2、对于有符号数进行算术右移，高位应该（）
A、补0
B、补1
C、补符号位
D、补移出的位

第三章（二）计算机中的运算

3.2 加法和减法随堂测验

1、已知A=0.1011，B=-0.1110，求[A+B]补=()
A、11.1101
B、00.1101
C、01.1001
D、10.1001

2、下面描述正确的是（）
A、[A-B]补=[A]补+[-B]补 (mod2)
B、[A+B]补=[A]补+[B]补 (mod2)
C、[A+B]补=[A]补+[-B]补 (mod2)
D、[A-B]补=[A]补+[B]补 (mod2)

3.2 加法和减法随堂测验

1、下面对补码加法结果中的两位符号位描述不正确的是（）
A、00时结果正常
B、01时为正溢出
C、10时为正溢出
D、11时结果正常

2、在定点数运算中，产生溢出的原因是（）
A、运算中的最高位产生了进位或借位
B、参加运算的操作数超出了机器的表示范围
C、运算结果的操作数超出了机器的表示范围
D、寄存器的位数太少，不得不舍弃最低有效位

3.2 加法和减法随堂测验

1、加法器采用先行进位的目的是（）
A、提高加法器速度
B、快速传递进位信号
C、优化加法器结构
D、增强加法器功能

2、在定点二进制运算器中，减法运算一般通过（）来实现。
A、原码运算的二进制减法器
B、补码运算的二进制减法器
C、补码运算的十进制加法器
D、补码运算的二进制加法器

第三章（四）计算机中的运算

3.4 除法运算随堂测验

1、真余数是指（）
A、符号位与商的符号位相同的余数
B、符号位与被除数的符号位相同的余数
C、符号位与除数的符号位相同的余数
D、以上均不对

2、无符号数除法，在什么情况下需要进行恢复余数的操作（）
A、余数减完除数后
B、余数减完除数后，其值为正时
C、余数减完除数后，其值为负时
D、以上均不对

3.4 除法运算随堂测验

1、原码一位除法中余数的符号位要求（）
A、与除法结果符号位一致
B、与被除数的符号位一致
C、与除数的符号位一致
D、除数与被除数符号位做异或操作得到

2、原码除法的商符由两数符号位通过（）运算获得
A、异或
B、与
C、或
D、求和

3.4 除法运算随堂测验

1、在原码不恢复余数除法（又称原码加减交替法）的算法中，（）。
A、每步操作后，若不够减，则需恢复余数
B、若为负商，则恢复余数
C、整个算法过程中，从不恢复余数
D、仅当最后一步不够减时，才恢复一次余数

2、在加减交替法中，以下规则正确的是（）
A、本次余数为正，下步除法做加法
B、本次余数为正，下步除法做减法
C、本次余数为负，下步除法做减法
D、本次余数为负，下步除法做加法

3.4 除法运算随堂测验

1、下列关于Booth补码除法说法正确的是（）。
A、Booth补码除法中，比较被除数/余数和除数，够减商0，不够减商1
B、Booth补码除法中，比较被除数/余数和除数的符号位，异号商0，同号商1
C、Booth补码除法中，比较被除数/余数和除数，够减商1，不够减商0
D、以上都不对

2、原码除法和补码除法判断溢出的方法是一样的。

3.4 除法运算随堂测验

1、阵列除法器的核心部件是（）。
A、CAS
B、ALU
C、控制部件
D、存储部件

2、阵列除法器实现两个正数通过（）进行相除。
A、恢复余数法
B、加减交替法
C、移位法
D、以上均不对

第三章（三）计算机中的运算

3.3 乘法运算随堂测验

1、二进制乘法的结果最终存放在（）。
A、被乘数寄存器中
B、高位存在部分积寄存器中，低位存在乘数寄存器中
C、低位存在部分积寄存器中，高位存在乘数寄存器中
D、高位存在被乘数寄存器中，低位存在乘数寄存器中

2、二进制乘法中每完成一位的乘法需要右移的是（）。
A、被乘数
B、乘数
C、部分积
D、以上均不对

3.3 乘法运算随堂测验

1、带符号数的原码乘法，其符号位如何得到（）。
A、两数符号位求与
B、两数符号位求或
C、两数符号位求异或
D、被乘数符号位取反

2、带符号数的原码乘法，部分积寄存器每次在进行右移操作时高位补（）。
A、0
B、1
C、两数符号位求异或
D、被乘数的符号位

3.3 乘法运算随堂测验

1、在补码一位乘中，若判断位，则应执行的操作为（）。
A、原部分积加[-x]补，然后右移一位
B、原部分积加[x]补，然后右移一位
C、原部分积加[-x]补，然后左移一位
D、原部分积加[x]补，然后左移一位

2、补码一位乘法中，操作数的符号位不需要参与运算。

3.3 乘法运算随堂测验

1、提高乘法速度的方法主要包括（）。
A、加速乘法的执行（每步处理多位乘数）
B、加速加法的执行（一步完成多个位积相加）
C、加速移位的执行移位的执行（每步多移几位）
D、以上均不对

2、在采用存储进位加法器（CSA）来实现多个位积相加时，还需要用到普通加法器（CPA）

第三章（五）计算机中的运算

3.5.1 浮点运算的基本概念和问题随堂测验

1、异常情况通常（）。
A、由操作系统检测
B、由硬件检测
C、由软件检测
D、由程序员检测

2、IEEE754标准规定的五种异常情况包括（）。
A、无效操作
B、乘以0
C、数太大或太小
D、非精确值

3.5.2 浮点数的加法运算随堂测验

1、下面关于浮点数加法的操作步骤描述中，正确的是（）。
A、求阶差——对阶——尾数相加——结果规格化、判溢出
B、尾数相加——求阶差——对阶——结果规格化、判溢出
C、结果规格化、判溢出——求阶差——对阶——尾数相加
D、求阶差——对阶——结果规格化、判溢出——尾数相加

2、在IEEE754标准中描述的就近舍入方式，正确的是（）。
A、附加位为11时入位
B、附加位为01时舍去
C、附加位为10时强制结果为偶数
D、附加位为00时保持结果不变

3.5.3 浮点数的乘除运算随堂测验

1、下面关于浮点数乘除的操作步骤描述中，正确的是（）。
A、尾数相乘/除——阶码相加/减——规格化、判溢出——舍入——确定符号位
B、阶码相加/减——规格化、判溢出——尾数相乘/除——舍入——确定符号位
C、阶码相加/减——尾数相乘/除——舍入——规格化、判溢出——确定符号位
D、阶码相加/减——尾数相乘/除——规格化、判溢出——舍入——确定符号位

2、在IEEE754标准中，对于单精度浮点数阶码加减操作的描述中，正确的是（）。
A、[E1+E2]移=([E1]移+[E2]移+129)mod
B、[E1+E2]移=(E1+E2+129)mod
C、[E1-E2]移=([E1]移+[-[E2]移]补+127)mod
D、[E1-E2]移=([E1]移+[-[E2]移]补-127)mod

3.6 算术运算的精确性随堂测验

1、解决计算机精度不够的主要方法有（）。
A、增大数据表示的位数
B、采用模拟信号表示数据
C、扩大内存容量
D、以上均不是

2、下面说法在计算机计算时，描述错误的是（）。
A、浮点加法满足结合律
B、对整数的左移和右移就是原数乘以或除以2的幂次方
C、程序员不需要关注浮点数的精度问题
D、以上均不对

第三章测试

1、假设机器字长为8位，若机器数DAH为补码（在16进制中A表示数码10，F表示数码15，H为16进制的标志），则算术左移一位和算术右移一位分别得（）
A、B4H EDH
B、F4H 6DH
C、B5H EDH
D、B4H 6DH

2、若[X]补=X0,X1X2…Xn，其中X0为符号位。若（），则补码算术左移时，会发生溢出。
A、
B、
C、
D、

3、以下说法正确的是（）
A、定点数表示范围较小，故运算有可能发生溢出；浮点数表示范围大，因而运算不会产生溢出。
B、无符号数运算有可能产生溢出，带符号数运算不会产生溢出。
C、采用变形补码进行定点数的加减运算可以有效避免溢出。
D、将两个正数相加有可能产生溢出，将两个负数相加也有可能产生溢出。

4、某字长为8位的计算机中，已知整型变量x、y的机器数分别为[x]补=1111 0100，[y]补=1011 0000。若整型变量z=2x+y/2，则z的机器数为（）
A、1100 0000
B、0010 0100
C、1010 1010
D、溢出

5、在定点运算器中，无论采用双符号位还是单符号位，必须有（）
A、译码电路，它一般用“与非”门来实现
B、编码电路，它一般用“或非”门来实现
C、溢出判断电路，它一般用“异或”门来实现
D、移位电路，它一般用“与或非”门来实现

6、x、y为定点整数，其格式为1位符号位，n位数值位，若采用补码一位乘法实现乘法运算，则最多需要（）次加法运算。
A、n-1
B、n
C、n+1
D、n+2

7、假定有4个整数用8位补码分别表示：r1=FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（）
A、
B、
C、
D、

8、下列关于舍入的说法，正确的是（） I. 不仅仅只有浮点数需要舍入，定点数在运算时也可能要舍入 II. 在浮点数舍入中，只有左规格化时可能要舍入 III. 在浮点数舍入中，只有右规格化时可能要舍入 IV. 在浮点数舍入中，左、右规格化都可能要舍入 V. 舍入不一定产生误差
A、I、III、V
B、I、II、V
C、V
D、I、IV

9、假定变量i、f、d的数据类型分别为int、float、double（int用补码表示，float和double用IEEE 754标准中的单精度和双精度浮点数据格式表示），已知i=785，f=1.5678e3，d=1.5e100，若在32位机器中执行下列关系表达式，则结果为真的是（） （注：==符号用来判断其左右两边的值是否相等，相等为真，不相等为假。(int)(float)i表示强制类型转换，即将i先强制转换成float型，再强制转换成int型。） I. i == (int)(float)i II. f == (float)(int)f III. f == (float)(double)f IV. (d + f) - d == f
A、仅I和II
B、仅I和III
C、仅II和III
D、仅III和IV

10、已知，，设浮点数格式为阶符1位，阶码2位，数符1位，尾数3位，通过补码求出Z=X-Y的二进制浮点数规格化结果是（）
A、1011011
B、0111011
C、1001011
D、以上都不对

第五章（一） 存储层次结构

5.1 存储器概述随堂测验

1、计算机的存储器采用分级方式是为了（）
A、方便编程
B、解决容量、速度、价格三者之间的矛盾
C、保存大量数据方便
D、操作方便

2、CPU可以直接与辅存进行数据交换？

5.1 存储器概述随堂测验

1、主存和CPU之间增加cache的目的是（）
A、解决CPU和主存之间的速度匹配问题
B、扩大主存的容量
C、扩大CPU中通用寄存器的数量
D、既扩大主存容量又扩大CPU通用寄存器数量

2、下列存储器中，不属于非挥发性存储器的是（）
A、ROM
B、DRAM
C、磁盘
D、闪存

5.1 存储器概述随堂测验

1、存储周期是指（）
A、存储器的读出时间
B、存储器的写入时间
C、存储器进行连续读和写操作所允许的最短时间间隔
D、存储器进行连续写操作所允许的最短时间间隔

2、下列选项是关于内存与外存的比较，其中错误的是（）
A、外存的存取速度慢
B、内存的成本高，容量相对较小
C、CPU可以直接对内存中的指令进行读写
D、外存是易失性存储器，用于临时存放信息

5.1 存储器概述随堂测验

1、以下对存储位元的基本原理描述错误的是（）
A、存储数据是根据电容上电荷量的有无来判断
B、写“0”时，位线上加低电平，使数据线对电容充电
C、写“1”时，位线上加高电平，使数据线对电容充电
D、读数据时，根据位线上是否有电流，区分读出“1”还是“0”

2、SRAM数据保存在触发器中，只要供电，数据就一直保持，但需要刷新。

5.1 存储器概述随堂测验

1、下列选项是关于SRAM和DRAM的比较，其中错误的是（）
A、DRAM集成度高
B、DRAM芯片引脚多
C、DRAM速度慢
D、DRAM主要应用于主存、帧缓冲区

2、SRAM的存储原理是（）
A、依靠双稳态电路
B、依靠定时刷新
C、依靠读后再生
D、依靠写后再生

5.1 存储器概述随堂测验

1、关于ROM描述错误的是（）
A、信息一经写入就可长久保存
B、非破坏性读出，无需再生
C、以顺序方式存取方式工作
D、对某些类型的ROM可以通过专门的设备或特殊方式进行多次改写

2、下列存储器中，在工作期间需要周期性刷新的是（）
A、SRAM
B、SDRAM
C、ROM
D、FLASH

3、计算机开机后，操作系统最终被加载到（）
A、BIOS
B、ROM
C、EPROM
D、RAM

第五章（二） 存储层次结构

5.2 主存储器随堂测验

1、4个16K x 8位的存储芯片，可设计为（）容量的存储器。
A、32K x 16位
B、16K x 16位
C、32K x 8位
D、8K x 16位

2、主存按字节编址，地址从4000H到BFFFH，共有（）字节。若用存储容量为2K x 4位的存储芯片构成该主存，至少需要（）片
A、16K, 16
B、16K, 32
C、32K, 16
D、32K, 32

5.2 主存储器随堂测验

1、下列关于存储器负载计算描述错误的是（）
A、双极型芯片各端点为电流负载，MOS型芯片各端点为电容负载
B、读写控制驱动的负载等于字位扩展的倍数乘以单个读写使能端的负载因素
C、地址驱动线的负载等于字位扩展的倍数乘以单个地址端的负载因素
D、行片选驱动线负载等于字位扩展的倍数乘以片选端的负载因素

2、下列关于速度估计描述错误的是（）
A、选择芯片时，要求芯片的存储周期小于系统的存储周期
B、选择芯片时，要求芯片的存储时间大于系统的存取时间
C、通常要求选择的芯片要比存储器整体性能高10%左右
D、系统取数时间是系统地址取数时间和系统片选取数时间中的较大者

5.2 主存储器随堂测验

1、一台8位微机的地址总线为16条，其RAM存储器容量为32KB，首地址为4000H，且地址是连续的，则可用的最高地址是（）
A、7FFFH
B、9FFFH
C、BFFFH
D、DFFFH

2、假定用若干个2K x 4位的芯片组成一个8K x 8位的存储器，则地址 161FH 所在芯片的最小地址是（）
A、0000H
B、0700H
C、1000H
D、1200H

5.2 主存储器随堂测验

1、以下关于存储器与CPU的连接的说法有错的是（）
A、CPU地址线数大于或等于存储芯片地址引脚线数
B、CPU数据线数大于或等于存储芯片数据引脚线数
C、CPU和主存之间的异步通信方式需要握手信号
D、异步通信比同步通信具有较高的传输频率

5.2 主存储器随堂测验

1、某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K x 8位的ROM芯片和4K x 4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（）
A、1, 15
B、2，15
C、1，30
D、2，30

2、某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M x 8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器（MAR）的位数是（）
A、22位
B、23位
C、25位
D、26位

3、设CPU地址总线有24根，数据总线有32根，用512K x 8位的RAM芯片构成该机的主存储器，则该机主存最多需要 （） 片这样的存储芯片
A、256
B、512
C、64
D、128

5.2 主存储器随堂测验

1、DRAM的刷新是以（）为单位的
A、存储单元
B、行
C、列
D、存储字

2、某机器的主存共32KB，由16片16K x 1位（内部采用128x128存储阵列）的DRAM芯片字和位同时扩展构成。若采用集中式刷新方式，且刷新周期为2ms，那么所有存储单元刷新一遍需要（）个刷新操作周期
A、128
B、256
C、1024
D、16384

主存储器

1、设CPU共有16根地址线，8根数据线，并用/MREQ（低电平有效）作访存控制信号，/WE作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求： （1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区； （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。

第五章（三） 存储层次结构

5.3 Cache高速缓存 (1)随堂测验

1、下列描述错误的是（）
A、在较短时间间隔内，程序所访问的存储器数据往往集中在一个较小范围内
B、程序访问局部性是构成层次结构的存储系统的主要依据
C、空间局部性指的是刚被访问过的存储单元很可能不久又被访问
D、一般Cache的价格比主存高，容量比主存小

2、for (i = 0; i < n; i++) sum += a[i]
A、若n足够大，一段时间内就在局部区域内执行指令，故循环内指令的时间局部性好
B、程序按顺序执行，故程序的空间局部性好
C、数组元素按顺序存放，也按顺序访问，所以空间局部性好
D、数组a的元素被多次访问，所以时间局部性好

3、(多选)下列描述正确的是（）
A、通过改变数据布局或计算顺序可以改进程序中数据访问的局部性
B、在一次读操作中，返回的值取决于哪些块在cache中
C、存储器层次结构的大部分成本在于最高一层
D、存储器层次结构的大部分容量处于最低一层

5.3 Cache高速缓存 (1)随堂测验

1、对于以下程序，描述错误的是（） for (i = 0; i < n; i++) sum += a[i]
A、若n足够大，一段时间内就在局部区域内执行指令，故循环内指令的时间局部性好
B、程序按顺序执行，故程序的空间局部性好
C、数组元素按顺序存放，也按顺序访问，所以空间局部性好
D、数组a的元素被多次访问，所以时间局部性好

2、(多选)对于以下程序段，在同一行中的元素在存储器中被连续存放，访问下列变量时，对局部性的描述正确的是（） for (i=0; i<1024, i++) for (j=0; j<1024, j++) A[i][j] = B[j][0]+A[j][i]
A、程序段中B[j][0]的空间局部性好
B、程序段中A[i][j]的空间局部性好
C、程序段中A[j][i]的时间局部性好
D、循环体内指令的空间局部性好

5.3 Cache高速缓存 (1)随堂测验

1、某程序执行过程中访存1000次，其中访问Cache缺失45次，则Cache的命中率是（）
A、4.5%
B、9.5%
C、91.5%
D、95.5%

2、在CPU执行一段程序的过程中，在Cache中的命中次数为4600次，由主存完成的存取次数为400次，若Cache的命中时间Tc为2ns，失效损失Tm为30ns，则平均访问时间为（）
A、4.08ns
B、4.24ns
C、4.40ns
D、4.56ns

5.3 Cache高速缓存 (1)随堂测验

1、直接映射的主要缺点是（）
A、实现过于复杂，成本过高
B、替换操作频繁，命中率比较低
C、关联度太高
D、命中时间长于其他映射方式

2、某存储系统中，主存容量是Cache容量的4096倍，Cache被分为64个块，当采取直接映射方式时，地址映射表的大小应为（）。（假设不考虑一致维护和替换算法位）
A、6 x 4096bit
B、6 x 4097bit
C、64 x 12bit
D、64 x 13bit

3、考虑一个直接映射Cache有32个块，块的大小为8字节。主存地址400所在的块直接映射到Cache中的哪个块？
A、16
B、17
C、18
D、19

5.3 Cache高速缓存 (1)随堂测验

1、Cache的3种基本映射方式中，块冲突概率最小的是（）
A、全相联映射
B、直接映射
C、组相联映射
D、3种都一样

2、容量为64块的Cache采用组相联映射方式，块大小为128个字，每4块为一组。如果主存为4K块，且按字编址，那么主存地址和主存Tag标记的位数分别为（）
A、18，7
B、18，8
C、19，7
D、19，8

3、有效容量为64KB的Cache，每块32字节，采用4路组相联。字节地址为1111111H的单元调入该Cache，则其Tag应为（）
A、1111H
B、0444H
C、0888H
D、0222H

5.3 Cache高速缓存 (1)随堂测验

1、考虑一直接映射cache，大小为32KB。若有一个64KB大小的数组需要重复访问，则第一次访问数组时发生的是（），之后再访问数组时发生的是（）
A、强制失效、冲突失效
B、强制失效、容量失效
C、容量失效、强制失效
D、容量失效、冲突失效

2、下列描述正确的是（）
A、关联度越高，冲突失效就越低
B、强制失效和容量失效受相联度的影响
C、强制失效受到Cache容量的影响
D、Cache的3种基本映射方式均可能产生冲突失效

第五章（四） 存储层次结构

5.3 Cache高速缓存 (2)随堂测验

1、下列叙述正确的是（）
A、读操作时，写直达和写回在命中时应用
B、写操作时，写回和写分配在命中时应用
C、读操作时，写直达和写分配在失效时应用
D、写操作时，写分配和写不分配在失效时应用

2、下列叙述错误的是（） I.采用写回法时，一个Cache数据在第一次写操作数时写回主存 II.采用写直达法时，一个Cache数据在数据被换出时写回主存 III.采用写不分配时，直接写主存，不把被写数据放入Cache
A、I 和 II
B、I 和 III
C、II 和 III
D、I、II和III

5.3 Cache高速缓存 (2)随堂测验

1、假设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空，采用基本二路组相联映射方式和LRU替换算法，当访问的主存地址依次是4，0，4，2，6，8，4，6时，命中Cache的次数是（）
A、1
B、2
C、3
D、4

2、下列Cache替换策略与局部性原理有关的是（）
A、随机法
B、先进先出法
C、近期最少使用法
D、以上都不是

5.3 Cache高速缓存 (2)随堂测验

1、某计算机访问L1 Cache命中率为95%，访问L2 Cache缺失率为2.5%，也即L2 Cache命中率为97.5%。假定访问L1 Cache、L2 Cache和主存分别需要1个、10个和100个时间周期T，那平均访问时间是（）周期
A、2T
B、3T
C、4T
D、5T

2、下列叙述错误的是（）
A、L1 Cache的命中时间比命中率更重要
B、L2 Cache的命中时间比命中率更重要
C、L1 Cache更靠近CPU，其速度比L2快，其容量比L2小
D、L2 Cache更靠近CPU，其速度比L1快，其容量比L1小

地址映射

1、7.5 设某计算机的cache采用4路组相联映像，已知cache容量为16KB，主存容量为2MB，每个字块有8个字，每个字有32位。请回答： 1）主存地址多少位（按字节编址），各字段如何划分（各需多少位）？ 2）设cache起始为空，CPU从主存单元0，1，…，100依次读出101个字（主存一次读出一个字），并重复按此次序读数11次，问命中率为多少？若cache速度是主存的5倍，问采用cache与不采用cache比较速度提高多少倍？

第五章（五） 存储层次结构

5.4 存储层次结构随堂测验

1、交叉存储器实际上是一种（）的存储器，它能（）执行多个独立的读/写操作
A、整体式，串行
B、整体式，并行
C、模块式，串行
D、模块式，并行

2、一个四体并行交叉存储器，每个模块容量是64K x 32位，存取周期为200ns。在一个存取周期中，存储器能向CPU提供（）位二进制信息。
A、32
B、64
C、128
D、256

3、采用八体并行低位交叉存储器，设每个体的存储容量为32K x 16位，存储周期为400ns，下述说法中正确的是（）
A、在400ns内，存储器可向CPU提供位二进制信息
B、在100ns内，存储器可向CPU提供位二进制信息
C、在400ns内，存储器可向CPU提供位二进制信息
D、在100ns内，存储器可向CPU提供位二进制信息

4、假设高位交叉编址的多体存储器有4个体，每个体有8个存储单元，则第3个体的地址应该是（）
A、01000 ~ 01111
B、10000 ~ 10111
C、10000 ~ 11111
D、01000 ~ 10111

5.4 存储层次结构随堂测验

1、在带有Cache的计算机中，很多机器采用（）防止数据过期问题。
A、写分配
B、写不分配
C、写直达
D、写回

2、下列描述错误的是（）
A、侦听协议需要每个处理器的Cache中设置一个侦听总线的部件。
B、侦听Cache一致性通信量和Cache容量没有关系。
C、目录协议中需要在每个处理器的Cache中设置一个目录表，记录共享数据的位置和状态。
D、目录协议中每个目录负责跟踪共享本地存储器的Cache。

第五章单元测验

1、主存按字节编址，地址从3000H到AFFFH。若用存储容量为1K x 4位的存储芯片构成该主存，至少需要（）片 。
A、16
B、32
C、64
D、128

2、假定用若干个1K x 4位的芯片组成一个8K x 8位的存储器，则地址 14FFH 所在芯片的最小地址是（）
A、0400H
B、0800H
C、1000H
D、1400H

3、某计算机主存容量为128KB，其中ROM区为16KB，其余为RAM区，按字节编址。现要用2K x 4位的ROM芯片和4K x 8位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（）
A、8, 14
B、16，14
C、8，28
D、16，28

4、某程序执行过程中访存1050次，其中访问Cache缺失50次，则Cache的命中率是（）
A、4.8%
B、5.0%
C、95.0%
D、95.2%

5、假设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空，采用基本二路组相联映射方式（即主存的第0块和第2块属于第0组）和LRU替换算法，当访问的主存地址依次是0,4,8,2,0,6,8,6,4,8时，命中Cache的次数是（）。若采用另一种改进的二路组相联映射方式（即主存的第0块和第1块属于第0组），则命中Cache的次数可达到（）
A、1, 3
B、2, 3
C、1, 4
D、2, 4

6、某计算机的Cache共有32块，采用8路组相联映射方式。每个主存块大小为16字节，按字节编址。主存133号单元所在主存块应装入到的Cache组号是 （）
A、0
B、1
C、2
D、3

7、假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为800x600，颜色深度为16位，帧频为60Hz，显存总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为（）
A、245Mbps
B、461Mbps
C、922Mbps
D、1843Mbps

8、下列关于闪存（Flash Memory）的叙述中，错误的是（）
A、信息可读可写，并且读、写速度一样快
B、存储元是一种半导体存储器，擦写次数有限
C、掉电后信息不丢失，是一种非易失性存储器
D、采用随机访问方式，可替代计算机外部存储器

9、下列因素中，与Cache的命中率无关的是（）
A、主存的存取时间
B、块的大小
C、Cache的组织方式
D、Cache的容量

10、在主存和Cache构成的两极存储体系中，Cache的存取时间是100ns，主存的存取时间是2us，Cache访问失败后CPU才开始访存。如果希望有效（平均）存取时间不超过Cache存取时间的140%，则Cache的命中率至少应为（ ）
A、96%
B、97%
C、98%
D、99%

第五章作业

1、用一个256K x 16位的存储芯片组成一个8M x 32位的存储器，存储器按字编址，试回答以下问题： 1）该存储器的数据线数和地址线数分别为多少？ 2）共需要几片这样的存储芯片？ 3）说明每根地址线的作用。

2、现有一32K x 8位的存储芯片，若设计具有同样多个存储位元的存储器，应如何安排地址线和数据线引脚的数目，可以使两者之和最小，并说明有几种解法。

3、设主存按字节编址，地址从0B3000H到0DAFFFH。则， 1）该主存共有多少字节？ 2）若用存储容量为32K x 8位的存储芯片构成该主存，至少需要多少芯片？ 3）地址0D1FFFH所在芯片的最小地址多少？

第四章（一）中央处理器

4.1基本MIPS数据通路随堂测验

1、数据通路是指令的（ ）。
A、存储部件
B、分析部件
C、执行部件
D、控制部件

2、控制器的基本功能有（ ）。
A、控制指令的流出和流向
B、控制指令的分析和执行
C、控制执行环境的维护
D、以上都是

4.1基本MIPS数据通路随堂测验

1、以下哪些操作不是加法指令ADD R1, R2, R3（其功能为R1 = R2 + R3）执行过程中会进行的（ ）。
A、取指令
B、读寄存器R1和R2
C、ALU单元完成加法运算
D、写寄存器R1

4.1基本MIPS数据通路随堂测验

1、执行条件分支指令时，需要用到几个多路选择器（MUX）（ ）。
A、1个
B、2个
C、3个
D、4个

4.1基本MIPS数据通路随堂测验

1、为使基本的MIPS数据通路能够完成逻辑与指令ORI R1, R1, #3（其功能为R1 = R1 OR 3），不需要向基本MIPS数据通路中增加新的功能单元（比如多路选择器，逻辑运算单元等）。

4.2单周期控制器随堂测验

1、关于指令周期和机器周期，以下说法中正确的是（ ）。 I. 指令周期由取指周期和执行周期组成。 II. 每个基本操作（即微操作）的执行时间都是一个机器周期。 III. 所有指令的取指周期都相同，但执行周期有所不同。
A、I
B、III
C、I、III
D、I、II、III

4.2单周期控制器随堂测验

1、MIPS处理器的取指周期需要几个控制信号？
A、1个
B、2个
C、3个
D、4个

4.2单周期控制器随堂测验

1、引入控制信号ALUctr的作用是（ ）。
A、控制ALU单元要完成的运算。
B、控制ALU单元将要使用哪些输入。
C、控制ALU单元的结果将被写入哪个寄存器。
D、表示ALU单元的运算结果是否为0。

4.2单周期控制器随堂测验

1、我们已经学习过在单周期MIPS处理器上完成加法（ADD）、减法（SUB）、逻辑与（ORI）、Load、Store、条件分支和跳转等7条指令需要哪些控制信号，以及这些控制信号的取值。请问，如果要向这个单周期MIPS处理器中增加一条逻辑与指令（AND），需要对以下哪个控制信号的取指进行扩充？
A、ALUctr
B、ALUscr
C、RegDst
D、ExtOp

4.2单周期控制器随堂测验

1、以下有关单周期处理器性能的说法中，不正确的是（ ）。
A、单周期处理器的CPI总是1，因此缩短时钟周期时间是提高单周期处理器性能的主要技术手段。
B、单周期处理器的时钟周期时间由执行时间最长的那条指令决定。
C、单周期处理器的性能不仅取决于CPI，还受到时钟周期时间的影响。
D、只有那些能够缩短所有指令执行时间的技术，对于提高单周期处理器的性能才是有帮助的。

第四章（二）中央处理器

4.3 多周期控制器随堂测验

1、以下关于多周期处理器优点的说法不正确的是（ ）。
A、时钟周期短
B、不同指令所用周期数可以不同
C、允许功能部件在一条指令执行过程中被重复使用
D、CPI小于单周期处理器

4.3 多周期控制器随堂测验

1、假定一个多周期处理器有以下几类MIPS指令：R型运算指令、I型运算指令、load/store指令、分支指令Beq、J型跳转指令。若不考虑多路选择器、控制单元、PC、扩展单元和传输线路的延迟，其他各主要单元的操作时间如下：存储器：300ps；ALU：200ps、寄存器文件：100ps，则该CPU的时钟周期大约为（ ）。
A、100ps
B、200ps
C、300ps
D、1ns（1000ps）

4.3 多周期控制器随堂测验

1、以下因素中： I. 每类指令的CPI II. 每类指令的指令数 III. 处理器的时钟周期时间 IV. 指令总数 会影响多周期处理器性能的有（ ）。
A、A. I, II, IV
B、B. II, III
C、C. I, III, IV
D、D. I, II, III, IV

第四章（四）中央处理器

4.5 微程序控制器设计随堂测验

1、下列有关指令和微指令之间关系的描述中，正确的是（）。
A、一条指令的功能通过执行一条微指令来实现
B、一条指令的功能通过执行一个微程序来实现
C、一条微指令的功能通过执行一条指令来实现
D、一条微指令的功能通过执行一个微程序来实现

4.5 微程序控制器设计随堂测验

1、以下哪些是构成Wilkes模型的组件？（）
A、指令寄存器（IR）
B、指令存储器
C、控制存储器
D、数据存储器

4.5 微程序控制器设计随堂测验

1、以下哪种微指令格式设计方法属于垂直型微指令风格？（）
A、不译法
B、字段直接编码法
C、字段间接编码法
D、最小编码法

2、微指令格式设计有两种风格，其中（ ）微指令是面向内部控制逻辑的描述。

4.5 微程序控制器设计随堂测验

1、下址字段法是控制微指令执行顺序的一种方法。（）

第四章（三）中央处理器

4.4 流水线数据通路随堂测验

1、以下关于流水线的说法中不正确的是（）
A、流水线是通过重叠执行多条指令提升性能的。
B、与多周期处理器相比，流水线没有缩短每条指令的执行时间，但提高了系统吞吐率。
C、与多周期处理器相比，流水线可以有效减少CPI（Cycles Per Instruction）。
D、与多周期处理器相比，流水线可以缩短时钟周期时间（Cycle Time）。

2、与RISC指令集相比，CISC指令集更适合采用流水方式实现。（）

4.4 流水线数据通路随堂测验

1、以下关于结构冒险的叙述中正确的是（）。
A、结构冒险是指同时有多条指令使用同一个资源
B、避免结构冒险的基本做法是使每个指令在相同流水段中使用相同的部件
C、重复设置功能部件可以避免结构冒险
D、数据cache和指令cache分离可解决同时访问数据和指令的冒险

4.4 流水线数据通路随堂测验

1、以下是关于数据冒险的叙述： a. 数据冒险是指后面指令用到的数据还未来得及由前面指令产生 b. 在发生数据冒险的指令之间插入空操作指令能避免数据冒险 c. 采用转发（旁路）技术可以解决部分数据冒险 d. 通过编译器调整指令顺序可以解决部分数据冒险 以上叙述中正确的是（）。
A、a, b, d
B、a, b, c
C、a, c, d
D、全部

4.4 流水线数据通路随堂测验

1、以下是有关分支预测的叙述： a. 分支预测技术可用于控制冒险和数据冒险处理 b. 采用静态分支预测技术时，每次的预测结果总是一样的 c. 通常情况下，动态预测比静态预测的预

学习通计算机原理_1

计算机原理是计算机科学的基础，掌握计算机原理对于学习计算机科学的其他领域非常重要。在本课程中，我们将学习计算机的基本组成部分以及它们如何相互作用。

计算机的五大部件

计算机由五大部件组成：中央处理器（CPU）、内存、输入设备、输出设备和存储设备。每个部件都有其特定的功能和作用。

中央处理器（CPU）

中央处理器是计算机的“大脑”，它负责控制计算机的运行并执行指令。CPU由控制器和算术逻辑单元（ALU）组成。控制器负责控制程序的执行，而ALU则负责执行算术和逻辑操作。

内存

内存是计算机用于存储程序和数据的地方。它由一系列的单元组成，每个单元可以存储一个字节的数据。计算机通过内存中的地址来访问数据。

输入设备

输入设备用于将数据和指令输入到计算机中。常见的输入设备包括键盘、鼠标和扫描仪。

输出设备

输出设备用于将计算机处理好的数据和指令输出到外部设备中。常见的输出设备包括显示器、打印机和音箱。

存储设备

存储设备用于永久地存储数据和程序。常见的存储设备包括硬盘、光盘和U盘。

计算机的工作原理

计算机的工作原理可以大致分为三个步骤：输入、处理和输出。

输入

输入是将数据和指令传送到计算机内部的过程。输入设备接收外部设备中的数据和指令，然后将其传送到计算机中。

处理

处理是计算机执行指令的过程。指令由中央处理器执行，其中包括计算、判断、跳转等操作。在处理过程中，计算机会从内存中读取数据以及将处理结果写入内存。

输出

输出是将计算机处理好的数据和指令输出到外部设备中的过程。输出设备接收计算机输出的数据和指令，然后将其传送到外部设备中。

计算机的编程语言

计算机的编程语言是用来编写计算机程序的语言。计算机程序是一系列的指令，用于告诉计算机执行何种操作。

机器语言

机器语言是计算机能够识别和执行的语言。机器语言使用二进制代码表示指令和数据，而且每种计算机都有其独特的机器语言。

汇编语言

汇编语言是机器语言的一种文本表示。它使用英文缩写来表示各种操作，使得编写程序变得更容易。汇编语言需要通过汇编器（Assembler）将源代码转换成机器语言。

高级语言

高级语言是为了使编写程序更为容易而开发出来的语言。高级语言使用类似于英语的语言来表示指令和数据，这样更容易理解和编写。高级语言需要通过编译器（Compiler）将源代码转换成机器语言。

计算机的操作系统

操作系统是计算机系统中的核心程序，它管理计算机的硬件和软件资源，并提供一系列的服务，使得应用程序更容易运行和管理。操作系统是计算机系统中的“大管家”。

操作系统的功能

操作系统的主要功能包括：管理计算机的硬件资源、管理计算机的软件资源、提供计算机的用户界面、管理计算机的文件系统、提供计算机的安全性、调度进程和线程等。

常见的操作系统

常见的操作系统包括：Windows、Mac OS、Linux、Unix等。它们都有其独特的特点和优点，用户可以根据自己的需求选择适合自己的操作系统。

结语

计算机原理是计算机科学的基础，它是学习计算机科学的必备知识。本课程介绍了计算机的基本组成部分、工作原理、编程语言和操作系统等内容。希望本课程能够帮助大家更好地理解计算机科学。