mooc数字电路（李 莉）期末答案(mooc2023课后作业答案)

点击查看答案

第1章 数制和码制

第1章 数制和码制单元测试

1、数字一位十六进制数可以用（ ）位二进制数来表示。电路答案答案
A、李莉1
B、期末2
C、课后4
D、作业16

2、数字以下表述错误的电路答案答案是（ ）。
A、李莉模拟电路用于传输、期末处理、课后加工模拟信号，作业以实现逻辑运算。数字
B、电路答案答案数字电路用于传输、李莉处理、加工数字信号，以实现逻辑命题。
C、数字电路的输入信号代表一个逻辑命题的条件，输出信号代表该逻辑命题的结论。
D、逻辑变量的取值只有“真”和“假”两种可能。

3、可以通过（ ）方法，将一个非十进制数转换为十进制数。
A、按权对位展开相加
B、整数连除，取余逆序
C、小数连除，取整顺序
D、分组对位转化，顺序不变

4、n 位二进制数对应的最大十进制数为 ( )。
A、
B、
C、
D、

5、（1010 1000. 0010 01）5421BCD==
A、75.24 111 0101.0010 01
B、98.24 1100 1011.0010 01
C、75.24 1100 1011.0010 01
D、98.24 111 0101.0010 01

6、在一个8位的存储单元中，能够存储的最大无符号整数是（ ）。
A、
B、
C、
D、

7、以下代码中，属于无权值码的为（ ）。
A、8421BCD码
B、5421BCD码
C、余三码
D、格雷码

8、数字电路中用“1”和“0”分别表示两种状态，二者无大小之分。（ ）

9、8421BCD码是一种有权值码，也是明码，编码方案是固定的。（ ）

10、写出十进制数5对应的8421奇校验码，其校验位应为1。（ ）

第一章作业1——新手题（共2题）

1、【题1.1】将下列进制数转换为十进制数。 （1）(110.101)2 （2）(2CA9)16

2、【题1.2】将十进制数(493.16)10转换为二进制数、八进制数、十六进制数，要求二进制数保留小数点后8位有效数字。

第2章 基本逻辑运算与常用复合逻辑

第2章 基本逻辑运算与常用复合逻辑单元测试

1、以下逻辑表达式中，当输入A=B=1时，输出F=1的（ ）。
A、
B、
C、
D、

2、下列逻辑式中，正确的是( )。
A、1·A = 1
B、1·A =A
C、1·A = 0
D、1·A = 1+A

3、以下表达式中符合逻辑运算法则的是（ ）。
A、C·C=
B、1+1=10
C、0<1
D、A+1=1

4、以下表述中，错误的是（ ）。
A、若两个函数具有相同的真值表，则两个逻辑函数必然相等。
B、若两个函数具有不同的真值表，则两个逻辑函数必然不相等。
C、若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。
D、若两个函数具有相同的逻辑函数式，则两个逻辑函数必然相等。

5、在以下输入情况（ ）时，“与非”运算的结果是逻辑0。
A、全部输入是0
B、任一输入是0
C、仅一输入是0
D、全部输入是1

6、以下逻辑门符号中，实现“两输入或非”功能的是（ ）。
A、
B、
C、
D、

7、在决定一事件结果的所有条件中，只要有一个条件成立，结果就发生，这种条件和结果的逻辑关系是（ ）。
A、与
B、或
C、非
D、异或

8、以下表述中，正确的是（ ）。
A、2输入异或函数和2输入同或函数在逻辑上互为反函数。
B、异或函数和同或函数在逻辑上互为反函数。
C、输入变量个数为奇数时，异或函数和同或函数互为反函数。
D、输入变量个数为偶数时，异或函数和同或函数的逻辑功能相同。

9、逻辑函数 F= A⊕(A⊕B) ，它的最简式为（ ）。
A、A
B、B
C、
D、AB

10、同或的逻辑表达式为：（ ）
A、
B、
C、
D、

第3章 逻辑代数基础

第3章 逻辑代数基础单元测试

1、A+BC =（ ）
A、A+B
B、A+C
C、（A+B）（A+C）
D、B+C

2、逻辑函数
A、A+B
B、A+B+C
C、0
D、1

3、
A、AD
B、ABD
C、
D、

4、逻辑式可变换为（ ）。
A、
B、
C、
D、

5、
A、1
B、0
C、A
D、

6、以下逻辑表达式的推导过程是成立的。（ ） ?

7、“异或”和“同或”是同级运算，且运算优先级高于“与逻辑 ”。（ ）

8、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（ ）

9、逻辑函数两次求反则还原为原函数，逻辑函数的对偶式再作对偶变换也还原为它本身。（ ）

10、一个逻辑函数的最简与或式是唯一的。

第5章 逻辑函数的表示及化简

第5章 逻辑函数的表示及化简单元测试（1）

1、逻辑函数化简后为（ ）。
A、
B、
C、
D、

2、逻辑函数化简后为（ ）。
A、
B、
C、
D、

3、逻辑函数 的最简式为（ ）。
A、
B、
C、
D、

4、逻辑函数的最简与或表达式为（ ）。
A、
B、
C、
D、

5、逻辑函数化简后为（ ）。
A、
B、
C、
D、

6、逻辑函数化简公式包括（ ）。
A、吸收定律1
B、吸收定律2
C、吸收定律3
D、多余项定律

7、一个逻辑函数的最简表达式是唯一的。（ ）

第5章 逻辑函数的表示及化简单元测试（2）

1、一个卡诺图上的卡诺圈如图所示，其化简结果为（ ）。
A、
B、
C、
D、

2、下列函数中，是最小项表达式形式的是（ ）。
A、
B、
C、
D、

3、用逻辑函数卡诺图法化简中，四个相邻项可以合并为一项，它能（ ）
A、消去1个表现形式不同的变量，保留相同变量
B、消去2个表现形式不同的变量，保留相同变量
C、消去3个表现形式不同的变量，保留相同变量
D、消去4个表现形式不同的变量，保留相同变量

4、以下卡诺图上卡诺圈化简结果错误的是（ ）。
A、
B、
C、
D、

5、已知一个逻辑函数的卡诺图如图所示，其逻辑表达式为（ ）。
A、
B、
C、
D、

6、逻辑函数的最简与或式为（ ）。
A、
B、
C、
D、

7、一个逻辑函数的任意两个最小项之积必为1。（ ）

8、卡诺图上几何相邻的两个最小项一定互为逻辑相邻项。（ ）

逻辑函数的化简

1、

2、

逻辑函数的化简第二次提交

1、2.3.1 每题5分，共30分； 2.3.2 5分； 2.3.3 每题5分，共15分； 2.4.3 每题5分，共35分。

第6章 组合逻辑电路

第6章 组合逻辑电路单元测试（2）

1、4位二进制译码器有（ ）个输出信号端。4位二进制译码器有（ ）个输出信号端。
A、4
B、8
C、16
D、32

2、要扩展得到5-32线译码器，需要（ ）片3-8线译码器。
A、1
B、2
C、3
D、4

3、如果一个二进制编码器有4位输出代码，则该编码器最多可以对（ ）路输入信号编码。
A、4
B、8
C、16
D、32

4、101键盘的编码器输出（ ）位二进制代码。
A、2
B、6
C、7
D、8

5、应用二进制译码器实现一个4输入、3输出的组合逻辑电路，至少要使用（ ）片3-8线译码器74LS138。
A、1
B、2
C、3
D、4

6、优先编码器的编码信号相互排斥，不允许多个编码信号同时有效。（ ）

7、可以采用多种半导体材料制作得到不同光色的发光二极管。当对发光二极管外加反向电压时，会发出清晰的可见光。（ ）

第4章第一次作业（组合电路分析、设计、编码、译码）

1、请参见附件

实验二 组合逻辑电路的分析与设计

1、请结合学习内容，在实验之前完成实验预习内容，实验后填写实验结果，并进行总结和分析，上交实验报告。

第4章第二次作业（运算电路、综合）

1、4.4.12 4.4.14 4.4.36

第4章 逻辑门电路

第4章 逻辑门电路单元测试

1、普通TTL非门电路中，输入级二极管的作用在于（ ）。
A、使电源电压更稳定
B、防止输入电压过高
C、防止输入电压过低
D、构成输入级回路

2、已知二极管门电路如图所示，输入高电平为3V，输入低电平为0.3V，该电路的逻辑表达式是（）。
A、
B、
C、
D、

3、以下表述中，错误的是（ ）。
A、TTL逻辑门输入高电平和输出高电平的典型值都是3.6V。
B、TTL逻辑门输出低电平时，称逻辑门处于开门状态，又称导通状态。
C、TTL非门的关门电平uOFF指此时允许输入的低电平的最大值。
D、TTL非门的开门电平uON指此时允许输入的低电平的最大值。

4、如图所示电路的输出信号是（ ）
A、高电平
B、低电平
C、高阻状态
D、不确定

5、下列哪个逻辑门符号表示了一个“控制端高有效的两输入与非三态门”。（ ）
A、
B、
C、
D、

6、下图电路均为TTL门电路，能够实现的电路是（ ）。
A、
B、
C、
D、

7、逻辑变量只有0、1两种取值；在正逻辑规定中分别用（ ）对应表示。
A、高电平、低电平
B、低电平、高电平
C、UH、UL
D、UL、UH

8、为了正确完成逻辑功能，TTL集成逻辑门内部使用的晶体管可以工作在（ ）。
A、截止区
B、导通放大区
C、饱和导通区
D、反向击穿区

9、以下电路中可以实现“线与”功能的有（ ）。
A、与非门
B、三态输出门
C、集电极开路门
D、漏极开路门

10、与TTL数字集成电路相比，CMOS数字集成电路的优点是（ ）。
A、微功耗
B、高速度
C、高抗干扰能力
D、电源范围宽

11、TTL逻辑门工作时，如果某个输入端悬空，其工作情况等效于该端接入逻辑低电平。（ ）

12、逻辑门电路多余输入端的处理原则是在保证逻辑功能正确的前提下，给多余输入端接入确定电平。（ ）

实验一 门电路逻辑功能测试（仿真与实测）

1、预习，实验内容的三个部分各占25%。

项目1 简易数字逻辑笔方案

1、请根据答辩时的讲解（10分），方案设计（10分），电路设计（10分）给打分

第7章 触发器

第7章 触发器单元测试（1）

1、时序逻辑电路由组合逻辑器件和（ ）共同构成。
A、触发器
B、译码器
C、异或门
D、数据选择器

2、根据电路中触发器的工作时刻是否统一来划分，时序逻辑电路可以分为（ ）两类。
A、米里型和莫尔型
B、同步时序电路和异步时序电路
C、计数器和寄存器
D、中规模集成器件和大规模集成器件

3、触发器是一种（ ）稳态电路。
A、无
B、单
C、双
D、多

4、对于与非门构成的基本 RS 触发器，当触发器状态置1时，（ ）。
A、S=0; R=0
B、S=0; R=1
C、S=1; R=0
D、S=1; R=1

5、RS 触发器的输入激励“R”是指（ ）。
A、重复
B、复位
C、置1
D、翻转

6、一个输入激励高有效的RS触发器，其特征方程为（ ）。
A、
B、
C、
D、

7、一个触发器有两种可能的输出状态，要么是1，要么是0。（ ）

第5章 作业1 锁存器

1、

第5章 作业 2 触发器

1、

实验三 实验报告

1、实验报告见附件。

第8章 时序逻辑电路

第6章作业1

1、6.2.7 6.4.3 用74HC390组成24进制计数器

实验四 实验报告

1、每题20分

实验四 实验报告第二次发布

1、认真完成仿真预习

实验六实验报告

1、预习30分，实验40分，报告30分

实验报告六 第二次发布

1、实验预习30分，实验40分，实验报告30分

第9章 脉冲波形的产生与整形

实验五 实验报告

1、实验预习、实验、撰写报告

项目2 方案提交

1、请提交项目2的PPT，应该是在第一次答辩基础上进行了优化的

期末考试

客观题部分，共60分

1、一位十六进制数可以用（ ）位二进制数来表示。
A、1
B、2
C、4
D、16

2、n 位二进制数对应的最大十进制数为 ( )。
A、
B、
C、
D、

3、将十六进制数转换成十进制数为（ ）。
A、
B、
C、
D、

4、与二进制数10100111相应的十进制数是（ ）。
A、87
B、135
C、73
D、167

5、十进制数25用8421BCD码表示为（ ）。
A、10 101
B、0010 0101
C、110101
D、10110

6、
A、75.24 111 0101.0010 01
B、75.24 111 0101.0010 01
C、75.24 1100 1011.0010 01
D、98.24 111 0101.0010 01

7、
A、11001.01 100101.00100101
B、19.4 11001.01
C、31.2 11001.01
D、31.2 100101.00100101

8、十进数 6 的余 3 码是（ ）。
A、0110
B、1001
C、1100
D、1010

9、下述表述正确的是（ ）。
A、有权值码一定是明码，明码不一定是有权值码。
B、只要是有权值码，一定是用“0000”表示十进制数0。
C、格雷码不是有权值码，但是明码，是单位距离码。
D、8421奇效验码和8421偶效验码都不是明码。

10、当逻辑函数有n个变量时，共有（ ）个变量取值组合？
A、n
B、2n
C、
D、

11、下列逻辑式中，正确的是( )。
A、1·A = 1
B、1·A =A
C、1·A = 0
D、1·A = 1+A

12、以下表述中，错误的是（ ）
A、若两个函数具有相同的真值表，则两个逻辑函数必然相等。
B、若两个函数具有不同的真值表，则两个逻辑函数必然不相等。
C、若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。
D、若两个函数具有相同的逻辑函数式，则两个逻辑函数必然相等。

13、在以下输入情况（ ）时，“与非”运算的结果是逻辑0。
A、全部输入是0
B、任一输入是0
C、仅一输入是0
D、全部输入是1

14、逻辑图和输入A，B的波形如图示，则当输出F为“1”的时刻应是（ ）。
A、t1
B、t2
C、t3
D、t1和t3

15、函数F=AB+BC，使F=1的输入ABC取值组合为（ ）。
A、ABC=000
B、ABC=010
C、ABC=101
D、ABC=110

16、已知某电路的真值表如下，该电路的逻辑表达式为（ ）。
A、Y=C
B、Y=ABC
C、Y=AB+C
D、

17、以下表述中，正确的是（ ）。
A、2输入异或函数和2输入同或函数在逻辑上互为反函数。
B、异或函数和同或函数在逻辑上互为反函数。
C、输入变量个数为奇数时，异或函数和同或函数互为反函数。
D、输入变量个数为偶数时，异或函数和同或函数的逻辑功能相同。

18、逻辑图和输入A，B的波形如图所示，分析在t1时刻输出F为（ ）。
A、“1”
B、“0”
C、任意
D、无法确定

19、下列等式成立的是（ ）
A、
B、
C、
D、

20、逻辑函数F=A⊕(AB)，欲使F=1，则AB取值为（ ）
A、00
B、01
C、10
D、11

21、逻辑函数 F= A⊕(A⊕B) ，它的最简式为（ ）。
A、A
B、B
C、
D、AB

22、图示电路表达的逻辑关系是（ ）
A、
B、
C、
D、

23、下列逻辑等式成立的是（ ）
A、
B、
C、
D、A+AB=B

24、逻辑函数的逻辑功能等于（ ）。
A、0
B、1
C、A
D、B

25、逻辑函数=（ ）。
A、A+B
B、A+B+C
C、0
D、1

26、
A、AD
B、ABD
C、
D、

27、
A、
B、
C、
D、

28、
A、AB
B、
C、
D、

29、摩根定律又称为（ ）。
A、带入定律
B、反演定律
C、分配定律
D、对偶定律

30、逻辑函数的反函数为（ ）
A、
B、
C、
D、

31、下列等式正确的是（ ）
A、A+AB+B=A+B
B、
C、
D、

32、已知函数的对偶式为，则它的原函数为（ ）。
A、
B、
C、
D、

33、的最简“与非”逻辑式为（ ）
A、
B、
C、
D、

34、的最简“或与”逻辑式为（ ）
A、
B、
C、
D、

35、的最简“与或非”逻辑式为（ ）
A、
B、
C、
D、

36、正逻辑的或非门电路，也等效于负逻辑的（　　　）。
A、或门电路
B、与门电路
C、或非门电路
D、与非门电路

37、已知二极管门电路如图所示，输入高电平为3V，输入低电平为0.3V，该电路的逻辑表达式是（ ）。
A、Y=A+B
B、Y=AB
C、
D、

38、已知二极管门电路如图所示，输入高电平为3V，输入低电平为0.3V，该电路的逻辑表达式是（ ）。
A、Y=A+B
B、Y=AB
C、
D、

39、图示TTL门电路中，能完成F=的是图（　　　）
A、
B、
C、
D、

40、若将一个TTL异或门（输入端为A、B）当作反相器使用，则应当（ ）。
A、A或B有一个接0
B、A或B有一个接1
C、A和B并联使用
D、不能实现

41、以下表述中，错误的是（ ）。
A、TTL逻辑门输入高电平和输出高电平的典型值都是3.6V。
B、TTL逻辑门输出低电平时，称逻辑门处于开门状态，又称导通状态。
C、TTL非门的关门电平uOFF指此时允许输入的低电平的最大值。
D、TTL非门的开门电平uON指此时允许输入的低电平的最大值。

42、OC门称为（ ）门，多个OC门输出端并联到一起可实现（ ）功能。
A、漏极开路门，线与
B、三态门，传输
C、集电极开路门，线或
D、集电极开路门，线与

43、如图所示电路可实现的逻辑功能是（ ）
A、
B、
C、
D、

44、如图所示电路可实现的逻辑功能是（ ）
A、
B、
C、
D、

45、如图所示电路的输出信号是（ ）
A、高电平
B、低电平
C、高阻状态
D、不确定

46、下列说法中正确的是（ ）
A、三态门的输出端可以直接并联，并实现“线与”逻辑功能。
B、TTL门的输出端可以直接并联，并实现“线与”逻辑功能。
C、OC门的输出端可以直接并联，并实现“线与”逻辑功能。
D、传输门的输出端可以直接并联，并实现“线与”逻辑功能。

47、如图所示的TTL电路，其输出函数为（ ）。
A、
B、
C、
D、

48、如图所示TTL电路，其输出函数为（ ）。
A、
B、
C、
D、

49、下列说法中错误的是（ ）
A、CMOS逻辑门采用P沟道MOS管和N沟道MOS管组成互补电路而制成。
B、漏极开路门简称OD门，是指CMOS逻辑门的输出MOS管的漏极是开路的。
C、在MOS集成电路的制作中，增强型MOS管专门用来制作电阻。
D、OD门使用时和OC门类似，其输出端也要通过一个限流电阻后接正电源。

50、下图电路均为TTL门电路，能够实现的电路是（ ）。
A、Y1
B、Y2
C、Y3
D、Y4

51、如图所示电路的输出函数为（ ）。
A、Y=A
B、
C、Y=1
D、Y=0

52、下图所示电路中，电路图和表达式相符的是（ ）。
A、
B、
C、
D、

53、逻辑函数的最简与或式为（ ）。
A、F=A
B、
C、F=A+CE
D、

54、逻辑函数化简后为（ ）。
A、F=A+B
B、
C、
D、

55、逻辑函数化简后为（ ）。
A、
B、
C、
D、

56、逻辑式，化 简 后 为（ ）。
A、
B、
C、
D、F=A+B

57、逻辑函数化简后为（ ）。
A、
B、
C、
D、F=D+BC

58、逻辑函数化简后为（ ）。
A、
B、
C、
D、

59、逻辑函数化简后为（ ）。
A、
B、F=C
C、F=AB
D、F=ABC

60、逻辑函数 的最简式为（ ）。
A、
B、F=B
C、F=0
D、F=1

61、逻辑函数的最简与或表达式为（ ）。
A、
B、
C、
D、

62、已知逻辑函数，其对应的最简与或非式为（ ）。
A、
B、
C、
D、

63、已知逻辑函数，其对应的最简或非—或非式为（ ）。
A、
B、
C、
D、

64、n个变量的逻辑函数一共有最小项（　　　）个。
A、2n
B、
C、
D、

65、下列函数中，是最小项表达式形式的是（ ）。
A、F=A+BC
B、F=ABC+ACD
C、
D、

66、逻辑函数Y=AB+A 的标准与或式为（ ）。
A、F=AB
B、F=A
C、
D、

67、逻辑函数F(A,B,C)=AB+BC+AC的最小项标准式为( )
A、F(A,B,C)=∑m（0，2，4）
B、F(A,B,C)=∑m（3，5，6，7）
C、F(A,B,C)=∑m（0，2，3，4）
D、F(A,B,C)=∑m（2，4，6，7）

68、逻辑函数F(A,B,C)＝的最小项标准式为（ ）
A、F=Σm（6、7）
B、F=Σm（0、1、6、7）
C、F=Σm（1、6、7）
D、F=Σm（0、2、3、4、6）

69、以下卡诺图上卡诺圈化简结果错误的是（ ）。
A、
B、
C、
D、

70、逻辑函数F(A,B,C)=AB+BC+AC的卡诺图为（　　　）。
A、
B、
C、
D、

71、已知一个逻辑函数的卡诺图如图所示，其逻辑表达式为（ ）。
A、
B、
C、
D、

72、卡诺图法化简逻辑函数，得到最简与或式为（ ）。
A、
B、
C、
D、

73、卡诺图法化简逻辑函数，得到最简与或式为（ ）。
A、
B、
C、
D、

74、已知如图所示的卡诺图，其中卡诺圈圈法正确的是（ ）。
A、
B、
C、
D、

75、已知如图所示的卡诺图，其中卡诺圈圈法正确的是（ ）。
A、
B、
C、
D、

76、卡诺图法化简逻辑函数，得到最简与或式为（ ）。
A、
B、
C、
D、

77、卡诺图法化简逻辑函数，得到最简与或式为（ ）。
A、
B、
C、
D、

78、已知逻辑函数的卡诺图如图所示，能实现该函数功能的电路是（ ）。
A、
B、
C、
D、

79、已知逻辑函数的卡诺图如图所示，能实现该函数功能的电路是（ ）。
A、
B、
C、
D、

80、逻辑函数的最简与或式为（ ）。
A、
B、
C、
D、

81、逻辑函数的最简式为（ ）。
A、
B、
C、
D、

82、逻辑函数的最简与或式为（ ）。
A、
B、
C、
D、

83、已知逻辑变量A、B、F的波形图如图所示，F与A、B的逻辑关系是（ ）。
A、F=AB
B、F=A+B
C、
D、

84、已知逻辑变量A、B、C、F的波形图如图所示，F与A、B、C的逻辑关系是（ ）。
A、
B、F=A+B+C
C、F=ABC
D、

85、分析下图所示组合逻辑电路，其输出逻辑表达式正确的是（ ）。
A、Y=A+B
B、Y=AB
C、
D、

86、分析下图所示组合逻辑电路，其输出逻辑表达式正确的是（ ）。
A、Y=A+B
B、Y=AB
C、
D、

87、如图所示电路和输出A，B的波形，输出F为“0”的时刻应是（ ）。
A、t1
B、t2
C、t3
D、t4

88、已知如下逻辑函数的真值表，其输出的标准与或式为（ ）。
A、
B、
C、
D、

89、的最简与非式为（ ）
A、
B、
C、
D、

90、图示全加器符号，当A = 0，B = 1，CI = 1时，S和CO分别为( )。
A、CO=0,S=0
B、CO=1,S=0
C、CO=0,S=1
D、CO=1,S=1

91、以下表述中，错误的是（ ）。
A、不论是半加器还是全加器，输出信号都包括本位相加后给高位的进位。
B、n位二进制数加法过程中，除了最低位加法以外的其它各位相加都是全加。
C、半加过程可以看作是进位输入为0的全加。
D、多位全加器工作时，低位加法单元的输入进位信号就是高位加法单元的输出进位信号。

92、以下表述中，正确的是（ ）。
A、实现n位二进制数加法器时，需要使用n个1位二进制数半加器。
B、相较于超前进位加法器，串行进位加法器的电路组成简单，因此工作速度更快。
C、相较于串行进位加法器，超前进位加法器工作速度更快，但是电路组成更复杂。
D、n位二进制数加法器包括n位二进制数半加器和n位二进制数全加器两类。

93、要实现18位二进制数全加器，需要使用（ ）片4位二进制数全加器74LS283。
A、2
B、3
C、4
D、5

94、以下表述中，错误的是（ ）。
A、1位二进制数比较器，指能判别两个1位二进制数的大小关系的电路。
B、4位二进制数比较器，指能判别四个1位二进制数的大小关系的电路。
C、数值比较器的输出结果可以采用高有效方式，也可以采用低有效方式表示。
D、比较两个n位数的大小时，应该从高向低逐位比较，某位出现大小区别时，更低位就不用再比较。

95、如果一个二进制编码器有4位输出代码，则该编码器最多可以对（ ）路输入信号编码。
A、4
B、8
C、16
D、32

96、若一个编码器有50个编码对象，则其输出二进制代码位数至少（ ）位。
A、5
B、6
C、10
D、50

97、二进制编码表如下所示， 指出它的逻辑式为（ ）。
A、
B、
C、
D、

98、101键盘的编码器输出（ ）位二进制代码。
A、2
B、6
C、7
D、8

99、要实现16-4线优先编码器，需要使用（ ）片8-3线优先编码器74LS148。
A、2
B、3
C、4
D、5

100、已知2位二进制译码器的功能表，用“与”门实现译码的电路为（ ）。
A、
B、
C、
D、无

101、2位二进制译码器的逻辑式为、、、，对应的逻辑电路为（ ）。
A、
B、
C、
D、无

102、如果一个二进制译码器的输出有8路信号，则该译码器具有（ ）位输入代码。
A、3
B、4
C、8
D、16

103、若一个译码器输入为5位二进制代码，则其输出信号数量为（ ）。
A、5
B、25
C、32
D、50

104、要实现5-32线译码器，需要使用（ ）片3-8线译码器74LS138。
A、2
B、3
C、4
D、5

105、使用3-8线译码器74LS138和必要的门电路实现逻辑函数，应该（ ）。
A、用或门，
B、用或门,
C、用与非门，
D、用与非门，

106、一个8选一数据选择器的数据输入端有（ ）个。
A、1
B、2
C、8
D、4

107、一个16选一数据选择器的地址输入端有（ ）个。
A、1
B、2
C、8
D、4

108、4选一数据选择器，四路输入数据分别为D0，D1，D2，D3，当地址A1A0=01时，输出Y＝（ ）。
A、
B、
C、
D、

109、用4选1数据选择器实现函数，应使（ ）。
A、D0=D2=0，D1=D3=1
B、D0=D2=1，D1=D3=0
C、D0=D1=0，D2=D3=1
D、D0=D1=1，D2=D3=0

110、用8选1数据选择器实现函数，应使（ ）。
A、D0=D3=D4=D5= D6=1 ，D1=D2=D7=0
B、D0=D1=D2=D4= D6=1 ，D3=D5=D7=0
C、D0=D3=D4=D5= D6=0 ，D1=D2=D7=1
D、D0=D1=D2=D4= D6=0 ，D3=D5=D7=1

111、用4选1数据选择器实现函数，应使（ ）。
A、D0=0，D1=0，D2= A2，D3=A2
B、D0=1，D1=1，D2=，D3=
C、D0=1，D1=0，D2=，D3=A2
D、D0=0，D1=1，D2=1，D3= A2

112、以下表述中，正确的是（ ）。
A、相比于二进制译码器，数据选择器更适合实现多输出逻辑函数。
B、要实现一个四输入逻辑函数，使用16选1数据选择器最合适。
C、要实现一个三输入逻辑函数，不能使用4选1数据选择器。
D、要实现一个四输入逻辑函数，可以先使用4选1数据选择器扩展为8选1数据选择器，再应用实现。

113、关于组合逻辑电路的竞争与冒险，以下表述中错误的是（ ）。
A、如果一个组合逻辑电路工作时存在延迟时间不统一的输入信号，当该输入信号发生变化的瞬间，电路的输出端就有可能会出现错误输出。
B、如果一个组合逻辑电路不存在具有竞争能力的输入变量，则输出端必然不会存在冒险现象。
C、如果一个组合逻辑电路输出没有出现冒险现象，则必然不存在具有竞争能力的输入变量。
D、如果一个组合逻辑电路输出出现了冒险现象，则必然存在具有竞争能力的输入变量。

114、引起组合逻辑电路中竟争与冒险的原因是（ ）。
A、逻辑关系错误
B、干扰信号
C、电路工作延时
D、电源不稳定

115、已知一个逻辑电路的输出表达式，以下表述中正确的是（ ）。
A、该电路不存在具有竞争能力的输入变量，输出也不存在冒险现象。
B、该电路存在具有竞争能力的输入变量B，但不会在输出造成冒险现象。
C、该电路存在具有竞争能力的输入变量B，并且会在输出造成冒险现象。
D、该电路的输入变量A、B、C均具有竞争能力，其中B会在输出造成冒险现象，而A、C不会在输出造成冒险现象。

116、关于组合逻辑电路的竞争冒险，以下表述中错误的是（ ）。
A、电路中存在竞争冒险，说明电路结构存在缺陷，但并不意味着要实现的逻辑功能本身有问题。
B、消除竞争冒险时，虽然采用修改逻辑设计的方法会使得电路结构一定程度上变得复杂，但是消除效果比其他方法更有保证。
C、消除竞争冒险时，可以在输出端接入滤波电容，简单易行，但是会使得输出信号整体波形一定程度上变坏。
D、消除竞争冒险时，如果一个组合逻辑会电路输出出现了冒险现象，则必然存在具有竞争能力的输入变量。

117、触发器是一种（ ）稳态电路。
A、无
B、单
C、双
D、多

118、对于或非门构成的基本 RS 触发器，当触发器状态逻辑混乱时，（ ）。
A、S=0; R=0
B、S=0; R=1
C、S=1; R=0
D、S=1; R=1

119、对于与非门构成的基本 RS 触发器，当触发器状态置1时，（ ）。
A、S=0; R=0
B、S=0; R=1
C、S=1; R=0
D、S=1; R=1

120、对于与非门构成的基本 RS 触发器，当触发器状态置0时，（ ）。
A、S=0; R=0
B、S=0; R=1
C、S=1; R=0
D、S=1; R=1

121、各种触发器功能类型中，功能最齐全、通用性最强的触发器是（ ）。
A、RS触发器
B、JK触发器
C、D触发器
D、T触发器

122、一个输入激励高有效的T触发器，在 T=1 时，出现时钟脉冲工作点，则触发器（ ）。
A、保持状态不变
B、置1
C、置0
D、翻转

123、下列触发器中，具有约束条件的是（ ）。
A、主从 JK 触发器
B、主从 D 触发器
C、同步 RS 触发器
D、边沿 D 触发器

124、一个输入激励高有效的JK触发器，在 J=K=1 时，出现时钟脉冲工作点，则触发器（ ）。
A、保持状态不变
B、置1
C、置0
D、翻转

125、已知一个触发器电路如图所示，其次态方程为（ ）。
A、
B、
C、
D、

126、触发器电路如图所示，触发器次态等于（ ）。
A、
B、
C、
D、

127、逻辑电路如图所示，分析C的波形，当初始状态为“0”时，输出Q是“1” 的瞬间为（ ）。
A、t1
B、t2
C、t3
D、t4

128、逻辑电路如图所示，它具有（ ）。
A、D触发器功能
B、T触发器功能
C、RS触发器功能
D、保持功能

129、逻辑电路如图所示，它具有（ ）。
A、D触发器的功能；
B、移位寄存器的功能；
C、T触发器的功能；
D、SR触发器的功能。

130、逻辑电路如图所示，当A=“1”时，RS触发器（ ）。
A、具有计数功能
B、置“1”
C、置“0”
D、状态保持

131、如图电路，当 A=“0”，B=“1”时，时钟脉冲来到后触发器（ ）。
A、状态翻转
B、保持原状态
C、置“0”
D、置“1”

132、时序逻辑电路的一般结构由组合电路与（　　　）组成。
A、全加器
B、存储电路
C、译码器
D、选择器

133、触发器连接如下图所示，则具有（ ）。
A、T触发器功能
B、D触发器功能
C、T’触发器功能
D、JK触发器功能

134、图示触发器电路的特征方程=（　　　）
A、
B、
C、
D、T

135、某边沿型JK触发器，始终保持J=K=1，CLK信号频率f=2000Hz，则输出状态Q的频率为（ ）。
A、1000 Hz
B、2000 Hz
C、4000 Hz
D、不确定

136、使用D触发器时，要使次态 ，则D=（ ）。
A、
B、
C、1
D、0

137、逻辑电路如图所示，输入为X，Y，同它功能相同的是（ ）。
A、可控RS触发器
B、JK触发器
C、基本RS触发器
D、T触发器

138、逻辑电路如图所示，当RD=SD=1，A=0，R=1时，电路功能（ ）。
A、置0
B、置1
C、翻转
D、状态保持

139、下列器件不属于时序逻辑电路的是（ ）。
A、编码器
B、计数器
C、触发器
D、寄存器

140、M 进制计数器状态转换的特点是：设定初态后，每来（ ）个计数脉冲，计数器重新回到初态。
A、M-2
B、M-1
C、M
D、M+1

141、构成计数器的基本电路是（ ）。
A、与门
B、或门
C、非门
D、触发器

142、用触发器设计一个 24 进制的计数器，至少需要（ ）个触发器。
A、3
B、4
C、5
D、6

143、时序逻辑电路中一定含（ ）。
A、触发器
B、组合逻辑器件
C、移位寄存器
D、译码器

144、按触发器的状态转换与时钟CP信号 的关系分类，计数器可分（ ）。
A、同步计数器和异步计数器
B、加法计数器和减法计数器
C、二进制计数器和十进制计数器
D、大模数计数器和小模数计数器

145、同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑电路（ ）。
A、没有触发器
B、没有统一的时钟脉冲控制
C、没有稳定状态
D、输出与内部状态有关

146、要实现对50位二进制数的存储功能，电路需要（ ）个触发器构成。
A、25
B、50
C、100
D、500

147、构成一个模10的同步计数器，需要（ ）触发器。
A、3
B、4
C、5
D、10

148、分析如图所示计数器的波形图，可知它是一个（ ）。
A、五进制计数器
B、六进制计数器
C、七进制计数器
D、八进制计数器

149、用两个四位二进制计数器级联构成一个计数器，其计数的最大模数为（ ）
A、8
B、16
C、126
D、256

150、用两个十进制计数器级联构成一个计数器，其计数的最大模数为（ ）
A、10
B、20
C、100
D、256

151、要构成一个三进制计数器，需要使用（ ）个触发器，有（ ）个无效状态。
A、2，1
B、3，1
C、4，3
D、1，2

152、下列时序电路的状态图中，具有自启动功能的是( )
A、
B、
C、
D、

153、n位触发器构成的扭环形计数器，其无效状态数有( )个。
A、
B、
C、2n
D、

154、n位触发器构成的环形计数器，其计数模数为( )。
A、
B、2n
C、2n-1
D、n

155、某时序逻辑电路的波形如图所示，由此判定该电路是（ ）。
A、移位寄存器
B、二进制计数器
C、十进制计数器
D、触发器

156、分析如图所示计数器的波形图，可知它是一只 （ ）。
A、四进制计数器
B、五进制计数器
C、六进制计数器
D、七进制计数器

157、有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在随后4个移位脉冲CP作用下，四位数据的移位过程是（ ）。
A、1011--0110--1100--1000--0000
B、1011--0101--0010--0001--0000
C、1011--1100--1101--1110--1111
D、1011--1010--1001--1000--0111

158、有一个右移移位寄存器，当预先置入1011后，其串行输入固定接0，在随后4个移位脉冲CP作用下，四位数据的移位过程是（ ）。
A、1011--0110--1100--1000--0000
B、1011--0101--0010--0001--0000
C、1011--1100--1101--1110--1111
D、1011--1010--1001--1000--0111

159、某计数器的状态转换图如下，其计数的容量为( )
A、八
B、五
C、四
D、三

160、按状态迁移顺序划分，计数器可以分为加法计数器、减法计数器和（ ）。
A、二进制计数器
B、十进制计数器
C、同步计数器
D、可逆计数器

161、已知一个包含4个触发器的同步加法计数器，其计数模数不可能为（ ）。
A、10
B、12
C、16
D、20

162、描述一个矩形脉冲时，所谓的占空比是指（ ）。
A、脉冲幅度和脉冲周期的比值
B、脉冲上升时间和下降时间的比值
C、脉冲宽度和脉冲周期的比值
D、脉冲宽度和脉冲幅度的比值

163、以下关于555定时器的表述中，错误的是（ ）
A、555定时器的3管脚是输出信号端
B、555定时器的4管脚是高有效方式的直接复位端
C、555定时器的6管脚和2管脚是有效方式不同的两个输入激励端
D、555定时器的5管脚是阈值控制端

164、以下关于555定时器的表述中，正确的是（ ）
A、不使用555定时器的5管脚改变阈值电平的情况下，输入6管脚的阈值电平是
B、不使用555定时器的5管脚改变阈值电平的情况下，输入2管脚的阈值电平是
C、555定时器的4管脚为置位信号，当该信号输入为低电平时，输出为逻辑高电平
D、555定时器的输出为逻辑低电平时，内部放电晶体管必然饱和导通

165、为将正弦波变为同频率的矩形波，应选用（ ）。
A、计数器
B、多谐振荡器
C、单稳态触发器
D、施密特触发器

166、为了把杂乱的、宽度不一的矩形脉冲信号，整形成具有固定脉冲宽度的矩形波信号输出，应选用（ ）。
A、施密特触发器
B、单稳态触发器
C、多谐振荡器
D、计数器

167、由555构成的多谐振荡器电路中，R1=1kΩ，R2=10kΩ，C=F，则该电路输出波形的占空比为（ ）。
A、50%
B、52.4%
C、55%
D、60%

168、多谐振荡器与单稳态触发器的区别之一是( )。
A、前者有2个稳态，后者只有1个稳态
B、前者没有稳态，后者有2个稳态
C、前者没有稳态，后者有1个稳态
D、两者均只有1个稳态，但后者的稳态需要一定的外界信号维持

169、施密特触发器常用于对脉冲波形的（ ）。
A、定时
B、计数
C、整形
D、产生

170、555定时器构成的单稳态触发器，若电源电压为+6V，则当暂稳态结束时，定时电容C上的电压VC为( )。
A、6V
B、0V
C、2V
D、4V

171、如图所示电路，已知R1=10kΩ，R2=5kΩ，C1=0.05μF，C2=0.01μF，其输出脉冲的周期为（ ）。
A、0.7 mS
B、7 mS
C、0.525 mS
D、5.25 mS

172、如图所示电路，已知R=20kΩ，C=0.05μF，其输出脉冲宽度为（ ）。
A、0.7 mS
B、7 mS
C、1.1 mS
D、11 mS

173、555定时器工作时，在不改变判决电平的前提下，为使3管脚输出电压uO由高电平变为低电平， 则输入端6和2的电压应满足 （ ）。
A、
B、
C、
D、

174、555定时器工作时，阈值控制端5管脚在不使用时应该（ ）。
A、经0.01F的电容接地
B、直接接地
C、悬空
D、直接接正电源

175、555定时器工作时，复位端4管脚在不使用时应该（ ）。
A、经0.01F的电容接地
B、直接接地
C、悬空
D、直接接正电源

176、一个4K4的ROM需要地址线数为（ ）。
A、8
B、10
C、11
D、12

177、容量为8K×8位的ROM芯片，其地址线和数据线各为（ ）。
A、8和8根
B、10和8根
C、13和8根
D、8和13根

178、如图所示一个4×4位ROM的电路结构，当输入地址A=0，B=1时，ROM存储的信息为（ ）。
A、（0 1 0 1）
B、（0 1 0 0）
C、（1 1 0 0）
D、（1 0 1 1）

179、随机存储器RAM具有( )功能。
A、可读可写
B、不可读不可写
C、只读
D、只写

180、只读存储器ROM中的内容，当电源断电后又接通，存储的内容（ ）。
A、全部为1
B、全部为0
C、不可预料
D、保持不变

181、下图为一个4×4位ROM的电路结构，当输入地址A=1，B=0时，ROM存储的信息为（ ）。
A、（0 1 0 1）
B、（0 1 1 1）
C、（1 1 0 0）
D、（1 0 1 1）

182、一个ROM共有10根地址线，8根位线（数据输出线），则其存储容量为（　 　）b。
A、10×8
B、
C、10×82
D、

183、要构成容量为1024×8的ROM，需要（ ）片容量为256×4的ROM。
A、2
B、4
C、8
D、32

184、某存储器有8根地址线和8根双向数据线，则该存储器容量为（ ）b。
A、8×3
B、8K×8
C、256×8
D、256×256

185、要将容量128×1的ROM扩展为1024×8，则需要控制各片选端的外接译码器的输出端数为（ ）。
A、1
B、2
C、3
D、8

186、要将容量256×1的ROM扩展为1024×8，则需要控制各片选端的外接译码器的输入端数为（ ）。
A、4
B、2
C、3
D、8

187、某温度控制电路采用D/A芯片将温度的设定值输出，要求能够输出0~50℃，精度0.1℃所选择的D/A芯片至少应该为（ ）位。
A、8
B、9
C、10
D、12

188、为了测得某水塔水位，采用传感器和A/D芯片将水位高低转换为数字量，已知水塔水位最大值1m，要求能够精确测量的1mm，不考虑传感器精度等其他因素的影响，所选择的A/D芯片至少应该为（ ）位。
A、8
B、10
C、12
D、14

189、在4位倒T型电阻网络DA转换电路中，给定VREF=10V，R= 10K?，d3～d0为1010时，输出电压为（ ）V。
A、+6.25
B、-6.25
C、+5
D、-5

190、根据取样定律，在A/D转换器中，要使取样输出信号不失真地代表输入模拟信号，取样频率fS和输入模拟信号的最高频率fImax的关系是（ ）。
A、
B、
C、
D、

191、4位倒T型电阻网络DAC的电阻网络的电阻取值有（ ）种。
A、1
B、2
C、4
D、8

192、将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为（ ）。
A、取样
B、量化
C、保持
D、编码

193、用二进制码表示指定离散电平的过程称为（ ）。
A、取样
B、量化
C、保持
D、编码

194、将幅值、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为（ ）。
A、取样
B、量化
C、保持
D、编码

195、以下四种转换器，（ ）是A/D转换器且转换速度最高。
A、并联比较型
B、逐次逼近型
C、双积分型
D、施密特触发器

196、在一个8位的存储单元中，能够存储的最大无符号整数是（ ）。
A、
B、
C、
D、

197、以下代码中，属于有权值码的为（ ）。
A、8421BCD码
B、5421BCD码
C、余三码
D、格雷码

198、以下BCD码中是明码的有（ ）。
A、奇偶校验码
B、格雷码
C、8421码
D、余三码

199、在以下输入情况（ ）时，“或非”运算的结果是逻辑0。
A、全部输入是0
B、全部输入是1
C、任一输入为0，其他输入为1
D、任一输入为1

200、下列逻辑式中，正确的逻辑公式是（ ）。
A、
B、
C、
D、

201、逻辑变量只有0、1两种取值；在正逻辑规定中分别用（ ）对应表示。
A、高电平、低电平
B、低电平、高电平
C、UH、UL
D、UL、UH

202、为了正确完成逻辑功能，TTL集成逻辑门内部使用的晶体管可以工作在（ ）。
A、截止区
B、导通放大区
C、饱和导通区
D、反向击穿区

203、以下电路中可以实现“线与”功能的有（ ）。
A、与非门
B、三态输出门
C、集电极开路门
D、漏极开路门

204、三态门输出高阻状态时，以下（ ）是正确的说法。
A、用电压表测量指针不动
B、相当于悬空
C、电压不高不低
D、输出信号不是正常的逻辑电平信号

205、TTL电路在正逻辑系统中，以下各种输入中（ ）相当于输入逻辑“1”。
A、悬空
B、通过电阻2.7kΩ接电源
C、通过电阻4.7kΩ接地
D、通过电阻510Ω接地

206、对于TTL或非门的多余输入端的处理，可以（ ）。
A、接电源
B、通过电阻3kΩ接电源
C、接地
D、与有用输入端并联

207、已知函数表达式，当变量取值为（ ）时，将出现冒险现象。
A、B=C=1
B、B=C=0
C、A=1，C=0
D、A=0，B=0

208、组合逻辑电路消除竞争冒险的方法有（ ）。
A、修改逻辑设计
B、在输出端接入滤波电容
C、后级加缓冲电路
D、采用高精度电源为电路供电

209、AD 转换的步骤包括（ ）。
A、取样
B、量化
C、编码
D、滤波

210、数字电路是用来对数字信号进行数值运算，以实现逻辑命题的电路，也称为逻辑电路。（ ）

211、数字电路中用“1”和“0”分别表示两种状态，二者无大小之分。（ ）

212、格雷码具有任何相邻码只有一位码元不同的特性。（ ）

213、以8421奇校验码方式传送十进制数8时，如果校验位上出现了1就表明在传送过程中出现了错误。（ ）

214、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（ ）

215、因为逻辑表达式成立，所以成立。（ ）

216、逻辑函数两次求反则还原为原函数，逻辑函数的对偶式再作对偶变换也还原为它本身。（ ）

217、TTL逻辑门处于开门状态又称为截止状态，关门状态又称为导通状态。（ ）

218、普通的TTL逻辑门输出端不可以并联在一起，否则可能会损坏器件。（ ）

219、普通的TTL非门、与非门和或非门输出端不可以并联在一起，但普通的TTL与门和或门输出端可以并联在一起，不会损坏器件。（ ）

220、TTL集电极开路门输出为１时，由外接电源和电阻提供输出电流。（ ）

221、三态门的三种状态分别为：高电平、低电平、不高不低的电压。（ ）

222、当TTL与非门的输入端悬空时相当于输入为逻辑1。（ ）

223、根据如表所示的1位二进制数比较器的真值表可知，其输出结果为高有效方式表示。（ ）

224、优先编码器的编码信号相互排斥，不允许多个编码信号同时有效。（ ）

225、根据输出信号是否具有优先级设置，二进制译码器可以分类普通二进制译码器和二进制优先译码器两类。（ ）

226、实现一个3输入、2输出的组合逻辑电路时，使用一片3-8线译码器即可。（ ）

227、可以采用多种半导体材料制作得到不同光色的发光二极管。当对发光二极管外加反向电压时，会发出清晰的可见光。（ ）

228、七段显示译码器74LS48既可以驱动共阴极数码管，又可以驱动共阳极数码管。（ ）

229、一个时序逻辑电路具有自启动能力，必然具有自校正能力；不具有自校正能力，有可能具有自启动能力。（ ）

230、一个具有自启动能力的六进制计数器可以存在无效状态，但一定不存在无效循环。

231、用2片容量为16K×8的ROM构成容量为32K×8的ROM是位扩展。（ ）

232、所有的半导体存储器在运行时都具有读和写的功能。（ ）

233、ROM和RAM中存入的信息在电源断电后都不会丢失。（ ）

234、PROM的或阵列（存储矩阵）是可编程阵列。（ ）

235、权电阻网络D/A转换器的电路简单且便于集成工艺制造，因此被广泛使用。（ ）

236、D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。（ ）

237、A/D转换过程中，必然会出现量化误差。（ ）

238、A/D转换器的二进制数的位数越多，量化级分得越多，量化误差就可以减小到0。（ ）

主观题部分，共40分

1、

2、

3、

4、

中国大学数字电路（李 莉）

1. 课程简介

中国大学数字电路是一门计算机工程学科中非常基础的课程，也是计算机工程系的必修课。这门课程主要讲授数字电路的基础理论知识、设计方法和实践应用等方面的内容，是培养计算机工程师和电子工程师的重要基础性课程。

2. 授课教师

中国大学数字电路的授课教师是李莉老师。李莉老师毕业于清华大学电子工程系，拥有丰富的学术背景和实践经验。她在数字电路设计领域有着深厚的造诣和丰富的教学经验，深受学生喜爱。

3. 课程内容

中国大学数字电路的课程内容包括数字电路的基本概念、逻辑代数、布尔函数、逻辑门电路、组合逻辑电路、时序逻辑电路、存储器和计算机硬件等方面的内容。具体来说，课程主要包括以下几个方面的内容：

3.1 数字信号

数字信号是指经过采样和量化处理后的离散信号。数字信号在计算机和通信系统中有着广泛的应用。在这一部分的学习中，我们会了解数字信号的定义、采样定理、量化误差等内容。

3.2 逻辑代数

逻辑代数是数字电路设计中的基础。它是一种将逻辑表达式用代数符号来表示和计算的方法。在这一部分的学习中，我们会了解逻辑代数的基本概念、布尔代数、Karnaugh图等内容。

3.3 逻辑门电路

逻辑门电路是数字电路设计中最基础的电路。它主要由与门、或门、非门等逻辑门组成。在这一部分的学习中，我们会了解逻辑门电路的基本概念、逻辑门的功能、逻辑门的特性等内容。

3.4 组合逻辑电路

组合逻辑电路是由逻辑门按照一定的方式组成的电路。它主要用于实现逻辑函数的运算。在这一部分的学习中，我们会了解组合逻辑电路的基本概念、组合逻辑电路的设计方法、二进制加法器等内容。

3.5 时序逻辑电路

时序逻辑电路是由组合逻辑电路和时钟信号组成的电路。它主要用于实现时序逻辑函数的运算。在这一部分的学习中，我们会了解时序逻辑电路的基本概念、触发器的种类、计数器等内容。

3.6 存储器和计算机硬件

存储器和计算机硬件是数字电路应用的重要领域。在这一部分的学习中，我们会了解存储器的种类、存储器的操作原理、CPU的基本结构、ALU等内容。

4. 教学方法

中国大学数字电路采用以理论为主、实验为辅的教学方法。课堂上，李莉老师会讲解数字电路的基本理论知识，并通过例题和课堂练习帮助学生理解掌握知识。实验课上，学生将根据所学知识完成数字电路的设计和搭建，并通过实验验证所学知识的正确性。

5. 评价方法

中国大学数字电路的评价方法主要包括平时成绩、期中考试和期末考试三个方面。其中平时成绩包括课堂表现、作业完成情况等方面，期中考试和期末考试主要考察学生对数字电路知识的掌握程度。

6. 结语

中国大学数字电路是计算机工程和电子工程专业中的基础课程，对培养学生的逻辑思维和计算机硬件设计能力有着重要作用。希望通过学习这门课程，同学们能够深入理解数字电路的基础理论知识，掌握数字电路的设计方法，为将来的工作和学习打下坚实的基础。