超星数字电子技术_12课后答案(学习通2023课后作业答案)

点击查看答案

第1讲 数制和码制（第一章）

1-2 二——十进制之间的超星转换随堂测验

1、110001的数字术课十进制数是（）

2、520的电技答案二进制数是（ ）

1-5基本逻辑运算随堂测验

1、三种基本逻辑运算是后答
A、与逻辑
B、案学或逻辑
C、习通非逻辑
D、课后与非逻辑

第1讲 单元测验

1、作业数字信号的超星特点是（ ）。
A、数字术课在时间上和幅值上都是电技答案连续的
B、在时间上是后答连续的，在幅值上是案学离散的
C、在时间上和幅值上都是习通离散的
D、在时间上是课后离散的，在幅值上是连续的

2、（82)D 所对应的二进制数和 8421BCD 码为（ ）。
A、（1010010)B，（1000 0010)8421BCD
B、（0100101)B，（1000 0010)8421BCD
C、（1010010)B，（1000 10)8421BCD
D、（0100101)B，（1000 0100)8421BCD

3、BCD码是用（ ）位二进制描述（ ）位十进制。
A、四、四
B、四、一
C、一、四
D、八、二

4、BCD码是用四位（ ）进制描述一位十进制。
A、八
B、二
C、十
D、十六

5、下面不属于三种基本逻辑运算是（ ）。
A、与逻辑
B、或逻辑
C、非逻辑
D、与非逻辑

6、能实现”有0出0，全1出1的逻辑运算功能的是（ ）。
A、与逻辑
B、或逻辑
C、非逻辑
D、都不对

7、在时间和幅值上都不连续的信号是数字信号，语音信号是数字信号。

8、在数字电路中，用“1”和“0”表示两种状态，二者无大小之分。

9、逻辑 0 只表示 0 V 电位，逻辑 1 只表示 +5 V 电位。

10、数制是一种计数的规律，数字电路一般采用十进制数。（ ）

11、任一进制按权计算出来的就是十进制数。

12、数字逻辑电路中一个变量A，如果不是0那么它不一定就是1

13、把与门的所有输入端连接在一起，把或门的所有输入端也连接在一起，所得到的两个门电路的输入、输出关系是一样的。

14、可以利用多个与门实现或门的逻辑功能

第2讲 逻辑函数及表示方法（第一章）

1-6 逻辑代数中的基本定律随堂测验

1、逻辑函数式A+AB+BC的最简与-或式为（ ）。
A、A+BC
B、A
C、A+C
D、A+B+C

第2讲 单元测验

1、下列等式成立的是：( )
A、A+1=1
B、A·B+0=0
C、A*0+1=0
D、A+A=2A

2、指出下列各式中哪个是四变量 A，B，C，D 的最小项（ ）。
A、ABCD
B、A+B+C+D
C、APCD
D、AC+BD

3、已知某电路的真值表如下表所示，则该电路的逻辑表达式为 ( )。
A、Y=C
B、Y=ABC
C、Y=AB+C
D、Y=B+C

4、逻辑函数式Y=（++)ABC的函数值为（ )。
A、0
B、1
C、ABC
D、

5、使逻辑函数为 1 的逻辑变量组合为 ( )。
A、110
B、101
C、100
D、010

6、因为逻辑表达式 AB+ C= AB+ D 成立，所以C= D成立。（ ）

7、逻辑变量的取值，1 比 0 大。（ ）

8、若两个函数具有不同的逻辑表达式，则两个逻辑函数必然不相等。（ ）

9、同一个逻辑函数，其真值表和逻辑图都是唯一的。（ ）

10、因为 A + AB = A，所以 AB = 0。（ ）

第3讲 分立元件逻辑门电路的分析（第二章）

第3讲 单元测验

1、图（1）所示电路中二极管导通时压降为 0.7V。若 UA= 3V，UB= 0V，则 UO= ( )。
A、0.7V
B、3.7V
C、0 V
D、5V

2、下图电路中二极管导通时压降为 0.7V。若A端电压为UA= 3V，B端电压为U B= 3V，则 Y的输出电源为( )。
A、0.7V
B、3.7V
C、2.3V
D、5V

3、晶体管的开关特性时，基极输入低电平时截止，基极输入高电平时导通（ ）。

4、二极管的开关特性是利用了它的单向导电性

5、晶体管在数字电路中主要是利用它工作在截止和饱和两种状态。

6、无论是PNP型三极管还是NPN型三极管，都可以实现非门电路

7、二极管的单向导电性是正向导通，反向截止

8、三极管非门电路主要是 利用了三极管工作在截止和饱和两种状态。

9、考虑二极管的导通电压为0.7V，下面这个电路中如果A端和B端电压都是0V，输出电压一定是0V

10、下图中二极管的导通电压为0.7V，下面这个电路中如果A端和B端一个为0V，另一个为3V，输出电压是0.7V

第4讲 认识集成逻辑门电路（第二章）

第4讲 单元测验

1、要使异或门输出端 Y 的状态为 0，A 端应该( )。
A、接B
B、接 0
C、接 1
D、什么也不接

2、下列属于复合逻辑门的是（）
A、非门
B、或门
C、与门
D、同或门

3、集成门电路芯片74LS00包含（ )个（ ）门电路。
A、2，与门
B、4.与非门
C、4，或门
D、2，或门

4、下列输出表达式对应的电路符号是（ ）。
A、
B、
C、
D、

5、利用与非门可以实现（）门电路的逻辑功能。
A、与门
B、或门
C、异或
D、非门

6、与非门的输入端加有低电平时，其输出端恒为高电平。

7、当 TTL 与非门的输入端悬空时相当于输入为逻辑 1。 （ ）

8、74LS00可以提供3输入的与非门。

9、74LS00是包含一个与非门的集成芯片，74LS04是包含4个与非门的集成芯片（ ）

10、三态门的三种状态分别为：高电平、低电平、低组态。（ ）

第5讲 组合逻辑电路的分析与设计（第三章）

第5讲 单元测验

1、设计一个电路实现一个两输入的异或门的逻辑功能，下列设计的逻辑图正确的是（）
A、
B、
C、
D、

2、组合逻辑电路的基本单元是
A、触发器
B、逻辑门电路
C、复合逻辑门电路
D、基本RS触发器

3、当下面组合电路的输入ABC=111时，输出WYX=( )。
A、000
B、100
C、110
D、010

4、下图题目为当输入为（）状态，输出会是高电平。
A、A=0,B=0
B、A=0,B=1
C、A=1,B=0
D、A=1,B=1

5、下列逻辑电路中不是组合逻辑电路的是（ ）
A、译码器
B、加法器
C、计数器
D、数据选择器

6、电路的逻辑功能是
A、异或门逻辑功能
B、同或门逻辑功能
C、与非门逻辑功能
D、不一致电路

7、组合逻辑电路的输出状态与电路原来的状态有关

8、从电路结构上看，由逻辑门电路组成，不包含任何记忆元件的电路就是组合逻辑电路。

9、组合逻辑电路任一时刻的输出不仅与该时刻输入有关，还取决于该时刻以前的状态。

10、组合逻辑电路的目的是分析电路的逻辑功能

第6讲 认识常用组合逻辑电路（第三章）

3-6 集成组合逻辑电路的种类随堂测验

1、74LS148是一种（ ）编码器。
A、十进制
B、8421码
C、二进制优先
D、二进制普通

2、CC4511是一种常用的（ ）
A、七段显示译码器
B、编码器
C、加法器
D、数据选择器

3、如果CC4511做译码的功能使用，则三个控制端、、应该分别为（ ）。
A、
B、
C、
D、

4、三线--八线编码器当输入端信号进行编码，则编码器的输出为
A、100
B、011
C、101
D、010

5、数据分配器可以用译码器实现。

6、共阴极的数码管，在工作时，COM端应该接高电平。

第6讲 单元测验

1、若在编码器中，有40个编码对象，则要求其输出的二进制代码位数至少有
A、5位
B、6位
C、10位
D、50位

2、下列不属于常用的组合逻辑电路的有
A、门电路
B、编码器
C、译码器
D、数据选择器

3、以下对74LS148芯片描述不正确的是
A、它和74LS138一样都是译码器
B、它是优先编码器
C、它的有8个编码输入端
D、它有3个二进制代码输出端

4、完成二进制代码转换为十进制数应选择（ ）
A、译码器
B、编码器
C、一般组合逻辑电路
D、解码器

5、将二极管与门与三极管反相器相连接可以构成
A、与非门
B、与门
C、或门
D、或非门

6、想让数码管显示数字3，应该是
A、adefg
B、acdfg
C、abcdg
D、abdeg

7、既考虑低位进位，又考虑向高位进位，应选用（）
A、全加器
B、半加器
C、选择器
D、比较器

8、七段显示译码器，当译码器七个输出端状态为abcdefg=0110011时（高电平有效），输入信息为（）
A、0011?
B、0110?
C、0100
D、0101

9、组合电路的输出取决于（）
A、输入信号的现态
B、输出信号的现态
C、输入信号的现态和输出信号变化前的状态
D、ABC都不对

10、74LS148是一种（ ）编码器。
A、十进制
B、8421码
C、二进制优先
D、二进制普通

11、如果CC4511做译码的功能使用，则三个控制端~LT,~IB,LE应该分别为（ ）。
A、110
B、011
C、101
D、010

12、一个四输入端的与非门，它的输出有（????）种状态。
A、1
B、2
C、4
D、16

13、CC4511是一种常用的（）。
A、七段显示译码器
B、编码器
C、加法器
D、数据选择器

14、CC4511是一个7段显示译码器芯片，除了译码的功能外，还有
A、测试功能
B、锁存功能
C、计数功能
D、消隐功能

15、要点亮一个共阴极数码管需要给段控制端提供高电平

16、数据选择器可以用通用译码器实现

17、编码和译码是互逆的过程

18、数据选择器与数据分配器的逻辑功能相反

19、优先编码器能对同时输入的两个或两个以上的信号按优先级别进行编码。

20、编码器是一种能将具有特定意义的信号编成二进制代码输出的组合逻辑电路。

第7讲 触发器的基本形式（第四章）

4-1 基本RS触发器随堂测验

1、如果触发器的输出，则说法正确的是（）
A、Q=1，输出为1态
B、Q=0，输出为1态
C、Q=0，输出为0态
D、Q=1，输出为0态

2、触发器按功能分可以分为
A、D触发器
B、RS触发器
C、T触发器
D、边沿触发器

3、触发器可以用到组合逻辑电路中。

4-2 同步RS触发器随堂测验

1、同步RS触发器中的同步是指（ ）。
A、与R同步
B、与S同步
C、与CP同步
D、与输出同步

2、同步RS触发器，需要输出保持不变，下列不能够实现的是
A、CP=1，RS=10
B、CP=1，RS=01
C、CP=1，RS=11
D、CP=1，RS=00

3、由与非门构成的基本RS触发器，当RS=01时，输出会置1.

4-5 T和T'触发器随堂测验

1、JK触发器的逻辑功能是
A、置0，置1，翻转，计数
B、置0，置1，保持，计数
C、置0，置1，保持
D、翻转、保持

2、要实现T触发器的逻辑功能，下图的JK触发器如何设计电路。
A、将J和K短接
B、将J和K短接并接高电平
C、将J和Q短接
D、将Q和J短接

3、下面电路的输出描述正确的是（ ）。
A、
B、
C、
D、

4、下面电路的输出描述正确的是（ ）
A、
B、
C、
D、

5、下图实现的逻辑功能用（ ）触发器也可以实现。
A、T'触发器
B、T触发器
C、D触发器
D、JK触发器

6、T触发器只有计数功能。

第7讲 单元测验

1、触发器是（）电路的基本单元。
A、时序逻辑电路
B、组合逻辑电路
C、数字电路
D、门电路

2、基本RS触发器的，，则触发器的功能是（ ）。
A、置0
B、置1
C、保持不变
D、翻转

3、JK触发器的特性方程是（ ）。
A、
B、
C、
D、

4、T触发器具有的逻辑功能，描述正确的是（ ）。
A、保持、计数功能
B、只有计数功能
C、置0、置1、保持、翻转的功能
D、置0、保持功能

5、同步触发器中的“同步”是指（ ）。
A、RS两个信号同步
B、与R同步
C、与S同步
D、与CP同步

6、边沿 JK 触发器输出状态的转换发生在 CP 信号的（ ）。
A、上升沿或者下降沿
B、CP=1 脉冲期间
C、CP=0 脉冲期间
D、任意时刻

7、JK 触发器要实现 时，J、K 端的取值为（ ）。
A、J=0,K=1
B、J=0,K=0
C、J=1,K=1
D、J=1,K=0

8、触发器的记忆功能是指触发信号撤除后，触发器的输出状态能保持（ ）。
A、0态不变
B、1态不变
C、原态不变
D、与触发信号相同

9、一个触发器可记录一位二进制代码，它有( ) 个稳态。
A、0
B、1
C、2
D、3

10、与非门构成的基本 RS 触发器如下图。当=0 & =1 时，电路输出的状态为（ ）。
A、
B、
C、
D、

11、需要存储4位二进制数，至少需要（ ）个触发器。
A、1
B、2
C、3
D、4

12、JK触发器的逻辑功能有（ ）。
A、置0
B、置1
C、计数
D、保持

13、下列逻辑电路中不属于时序逻辑电路的是（ ）。
A、译码器
B、加法器
C、数据寄存器
D、数据选择器

14、一个触发器只能存储一位二进制数。

15、D触发器的特性方程为 Qn+1=D，与Qn无关，所以它没有记忆功能。

16、触发器有两个状态，一个是稳态，一个是暂稳态。

17、各种触发器之间不能相互转换。

18、时序电路是不含有记忆功能的器件。

19、通常将触发器“Q= 1,”的状态称为触发器的“1”态。

20、触发器可以用到组合逻辑电路中。（ ）

第8讲 认识集成边沿触发器（第四章）

第8讲 单元测验

1、以下各种触发器中，抗干扰能力最强的是 ( )
A、电平触发型D触发器
B、基本RS触发器
C、下降沿触发型JK触发器
D、电平触发型JK触发器

2、如图电路中，只有( )不能实现
A、
B、
C、
D、

3、C4027是集成（ ）芯片。
A、JK触发器
B、D触发器
C、T触发器
D、RS触发器

4、集成触发器芯片74LS112是（ ）触发方式（ ）触发器
A、上升沿，JK
B、下降沿，JK
C、上升沿，D
D、下降沿，D

5、集成触发器芯片74LS74是（ ）触发方式（ ）触发器
A、下降沿，D
B、下降沿，JK
C、上升沿，JK
D、上升沿，D

6、要实现T ’ 触发器的逻辑功能，下图的JK触发器如何设计电路（ ）。
A、将Q和J短接
B、将J和K短接
C、将J和Q短接
D、将J和K短接并接高电平

7、下面电路的输出描述正确的是（）
A、
B、
C、
D、

8、下面电路的输出描述正确的是（）
A、
B、
C、
D、

9、下图实现的逻辑功能用（）触发器也可以实现
A、T'触发器
B、T触发器
C、D触发器
D、JK触发器

10、触发器被清零（复位）后，和端的状态分别为 和 。( )
A、0,1
B、0,0
C、1,1
D、1,0

11、下降沿触发的JK触发器，在CP 下降沿到来之前J=1、K=0，而CP下降沿之后变为J=0、K=1，则下降沿之后触发器的状态为（ ）态。
A、0
B、1
C、状态不稳定
D、保持

12、符合下列电路的波形图的是
A、
B、
C、
D、

13、触发器CP输入端的三角形符号指的是（ ）。
A、电平触发
B、高电平有效输入
C、边沿触发
D、低电平有效输入

14、触发器的输出逻辑电平从1到0或从0到1的转换称为 （ ）。
A、保持
B、置位
C、清零
D、翻转

15、在下图中，假设触发器的初态为0，则Q的波形图为（ ）。
A、
B、
C、
D、

16、触发器有（）个稳定状态，它可以存储1位二进制码。存储8位二进制码需要（）个触发器。
A、2,4
B、2,2
C、1,2
D、2,8

17、触发器的状态通常指输出端的状态。

18、同步SR触发器输入信号的约束条件为SR=0。

19、同步RS触发器边沿触发期间，输出状态随输入R、S端的信号变化。

20、触发器有 个稳定状态。（用阿拉伯数字填入）

第9讲 时序逻辑电路的分析（第五章）

5-1 时序逻辑电路分析方法随堂测验

1、下列不是用来描述时序逻辑电路的逻辑方程有（ ）。
A、时钟方程
B、状态方程
C、输出方程
D、特性方程

2、时序逻辑电路中，一定有时钟信号输入端。

3、时序逻辑电路的输出与电路原来的输出状态无关

5-4 计数器随堂测验

1、计数器计的是（ ）的个数
A、时钟脉冲CP
B、输入信号
C、输出信号跳变的次数
D、时钟脉冲与输入信号同步的个数

2、4位的二进制计数器，最多可以计多少个脉冲？
A、4
B、10
C、16
D、32

3、计数器的电路结构中没有反馈

4、同步二进制计数器的每个触发器的时钟方程是相同的。

第9讲 单元测验

1、构成时序逻辑电路的基本单元是
A、寄存器
B、加法器
C、触发器
D、译码器

2、N 个触发器可以构成最大计数长度（进制数）为（ ）的计数器
A、N
B、2N
C、
D、

3、存储 8 位二进制信息要（ ）个触发器。
A、2
B、3
C、4
D、8

4、同步时序电路和异步时序电路比较，其差异在于后者（ ）
A、没有触发器
B、没有统一的时钟脉冲控制
C、没有稳定状态
D、输出只与内部状态有关

5、下列不是用来描述时序逻辑电路的逻辑方程有（ ）。
A、时钟方程
B、状态方程
C、输出方程
D、特性方程

6、一个四位二进制减法计数器的起始值为1001，经过100个时钟脉冲作用之后的值为 。
A、1100
B、1101
C、0101
D、0100

7、一个8421 BCD码计数器至少需要 个触发器。
A、1
B、4
C、5
D、8

8、下列属于时序逻辑电路的是（）
A、寄存器
B、优先编码器
C、数据分配器
D、数据选择器

9、计数器计的是（）的个数。
A、时钟脉冲CP
B、输入信号
C、输出信号跳变的次数
D、时钟脉冲与输入信号同步的个数

10、若要记录20 个脉冲，至少需要（ ）个触发器。
A、2
B、3
C、4
D、5

11、3 位二进制加法计数器最多能累计（ ）个脉冲。
A、3
B、6
C、8
D、10

12、某时序电路的输入为X，输出为Z，状态按排序，其状态转换真值表如下所示，则该电路的逻辑功能是 。
A、4进制加法计数器
B、3进制可逆计数器
C、4进制减法计数器
D、4进制可逆计数器

13、三个D 触发器构成的同步二进制加法计数器的初态为，经2016个时钟后，计数器状态为 。
A、
B、
C、
D、

14、下图电路是（）。
A、异步时序电路
B、加法计数器
C、16位计数器
D、能自启动

15、同步计数器和异步计数器比较，同步计数器的显著优点是工作速度快。这个说法正确吗？

16、描述同步时序电路的方程组有驱动方程组、状态转换方程组和输出方程组，而描述异步时序电路的方程组除了以上三类之外，还多了一类时钟信号方程组，这个说法正确吗？

17、时序逻辑电路中，一定有时钟信号输入端。（ ）

18、计数器除了能对输入脉冲进行计数，还能作为分频器用。（ ）

19、同步二进制计数器的每个触发器的时钟方程是相同的。

20、计数器的电路结构中没有反馈。（ ）

第10讲 认识时序逻辑电路--计数器（第五章）

第10讲 单元测验1

1、描述下图Q1的状态方程不正确的是
A、
B、
C、
D、

2、下图是多少进制的计数器
A、十六进制计数器
B、十进制计数器
C、八进制计数器
D、五进制计数器

3、下图构成的是（ ）进制的计数器
A、八进制
B、十进制
C、十三进制
D、十六进制

4、下图是（ ）进制的计数器
A、八进制
B、十二进制
C、十三进制
D、十四进制

5、图为（ ）进制计数器
A、七进制
B、九进制
C、八进制
D、十进制

6、数字电路按记忆功能分可以分为哪两类
A、组合逻辑电路
B、时序逻辑电路
C、逻辑门电路
D、计数器

7、下图电路的驱动方程正确的有
A、
B、
C、
D、

8、下图的电路可以自启动

9、下图的状态图表示电路不能自启动

10、异步计数器的计数脉冲只加到部分触发器上

第10讲 单元测验2

1、CD4518的描述不正确的是（ ）
A、内部包含两个二--十进制加法计数器
B、设计了两个时钟输入端
C、Q3 ~ Q0为BCD码输出
D、CR=0时计数器复位

2、74LS90的描述不正确的是（ ）。
A、内部只有一个计数器
B、构成8421BCD码输出时，输出数据的顺序是Q3Q2Q1Q0
C、构成5421BCD码输出时，输出数据的顺序是Q3Q2Q1Q0
D、具有直接置0和置9的功能

3、利用74LS161实现20进制计数器，至少需要（ ）片该芯片
A、1
B、2
C、3
D、4

4、利用置数法实现任意进制计数器，主要是利用芯片的哪一个功能（ ）。
A、清零功能
B、预置数功能
C、保持功能
D、计数功能

5、一个5位的二进制加法计数器，初始状态为00000，经过75个脉冲以后，此计数器的状态为
A、01011
B、01100
C、01010
D、00111

6、74LS161具有同步置数和异步清零的功能。（ ）

7、74LS161构成N进制的方法只有置数法。

8、计数器的电路结构中没有反馈。

9、同步二进制计数器的每个触发器的时钟方程是相同的

10、时序电路的根本特征是它任意时刻的输出不仅取决于当时的输入，而且还取决于电路原来的状态。因此，除了时钟CP 外，没有输入变量的电路不是时序电路。

第11讲 集成555定时器的分析（第六章）

6-1 555定时器的电路结构和工作原理随堂测验

1、施密特触发器可将三角波信号变换成（）信号。
A、方波
B、正弦波
C、锯齿波
D、任意波

2、施密特触发器的应用到（ ）方面。
A、波形变换
B、幅度鉴别
C、脉冲整形
D、方波产生电路

3、555构成的施密特触发器，在电路结构上是将高触发端和低触发端接到一起。

4、555定时器内部采用的是晶体管，则该555定时器是单极型的。

5、555定时器在正常工作时，4脚必须接（ ）电平.(请填写“高”或者“低”)

第11讲 单元测验

1、下列这个电路中，RG1是光敏电阻，下图中555定时器接成了什么电路？
A、多谐振荡器
B、施密特触发器
C、单稳态触发器
D、分频电路

2、555定时器如果要正常工作，4号引脚如何连接
A、接高电平
B、接低电平
C、悬空
D、接电容对地

3、下面哪个构成的是单稳态触发器？
A、
B、
C、
D、

4、单稳态触发器的脉冲宽度是
A、RC
B、1.1RC
C、0.7RC
D、1.2RC

5、555定时器内部结构的主要组成部分包括（ ）。
A、分压电路
B、比较器电路
C、基本RS触发器
D、复位电路

6、单稳态触发器可以构成分频电路

7、施密特触发器有两个稳态

8、555 定时器有两个阈值，分别为VCC*1/3和VCC *2/3

9、用 555 定时器构成的施密特触发器的回差电压不能调节。（ ）

10、555 定时器的电压控制端无论是否外加控制电压，都不会改变定时器内部电压比较器的参考电压值。

第12讲 认识脉冲波形产生电路（第六章）

6-2 单稳态触发器随堂测验

1、单稳态触发器的特点不正确的是（ ）。
A、只有一个稳定状态的电路
B、有一个稳定状态和一个暂稳态
C、在触发脉冲的作用下，电路会从稳态转到暂稳态
D、暂稳态维持的时间与触发脉冲的脉冲宽度有关

2、下列电路中，构成单稳态触发器是（）
A、
B、
C、
D、

3、下列关于单稳态触发器说法不正确的是（ ）。
A、可以利用单稳态触发器构成定时电路，与继电器相配合，实现定时开关
B、单稳态触发器进入暂稳态状态之后，在此触发脉冲的tw（tw表示输出脉冲宽度）内，即使再输入触发脉冲，对触发器的输出不起作用
C、可以利用单稳态触发器实现分频电路
D、可以利用单稳态触发器作为方波产生电路

4、555定时器构成的单稳态触发器，在电路结构上，555定时器的（ ）引脚作为输入端，电容C与（ ）引脚构相连构成放电回路。
A、低触发端
B、高触发端
C、放电端D
D、电压控制端

5、单稳态触发器的输出脉冲的宽度与输入触发信号维持的时间无关。

6-3 多谐振荡器随堂测验

1、下图是555定时器的哪个应用？
A、施密特触发器
B、单稳态触发器
C、多谐振荡器
D、分频电路

2、多谐振荡器电路有两个稳态，它的输出时两个稳态在交替工作。

3、多谐振荡器能产生矩形脉冲波，因此又称为矩形波产生电路

第12讲 单元测验

1、下图电容C构成的放电回路是（），放电时间为（）
A、R1、R2、C，1.1（R1+R2）*C
B、R1、R2、C，0.7（R1+R2）*C
C、R2、C，0.7R2*C
D、R2、C，1.1R2*C

2、下面哪个电路构成的是多谐振荡器
A、
B、
C、
D、

3、下图的水位检测电路中555定时器构成的是（）应用，当水位（）扬声器报警
A、施密特触发器，低于水位检测探针时
B、多谐振荡器，低于水位检测探针时
C、多谐振荡器，超过水位检测探针时
D、施密特触发器，超过水位检测探针时

4、下图接成何种电路
A、多谐振荡器
B、单稳态触发器
C、施密特触发器
D、分频电路

5、对下图描述不正确的是
A、555构成的应用是多谐振荡器
B、占空比可调的多谐振荡器
C、充电回路是R1—Rw1—D1—C
D、放电回路是C—R2—RW—R1

6、多谐振荡器的周期只和充放电回来的参数有关与其他无关。

7、多谐振荡器不需要外界输入信号也可以产生矩形脉冲信号。（ ）

8、用 555 定时器构成的多谐振荡器电路占空比都是不能调节的。

9、多谐振荡器电路有两个稳态，它的输出时两个稳态在交替工作。（ ）

10、多谐振荡器能产生矩形脉冲波，因此又称为矩形波产生电路。（ ）

期中测试

客观题考试

1、触发器是（）电路的基本单元。
A、时序逻辑电路
B、组合逻辑电路
C、数字电路
D、门电路

2、T'触发器的逻辑功能有（ ）。
A、置0
B、置1
C、计数
D、保持

3、一个触发器可记录一位二进制代码，它有( ) 个稳态。
A、0
B、1
C、2
D、3

4、以下各种触发器中，抗干扰能力最强的是 ( )
A、电平触发型 D 触发器
B、基本 RS 触发器
C、下降沿触发型 JK 触发器
D、电平触发型 JK 触发器

5、要实现T ’ 触发器的逻辑功能，下图的JK触发器如何设计电路（ ）。
A、将Q和J短接
B、将J和K短接
C、将J和Q短接
D、将J和K短接并接高电平

6、触发器的输出逻辑电平从1到0或从0到1的转换称为 （ ）。
A、保持
B、置位
C、清零
D、翻转

7、触发器CP输入端的三角形符号指的是（ ）。
A、电平触发
B、高电平有效输入
C、边沿触发
D、低电平有效输入

8、触发器有（）个稳定状态，它可以存储1位二进制码。存储4位二进制码需要（）个触发器。
A、2，4
B、2，2
C、1，2
D、2，8

9、N个触发器可以构成最大计数长度（进制数）为（ ）的计数器
A、N
B、2N
C、
D、

10、若要记录20个脉冲，至少需要（ ）个触发器。
A、2
B、3
C、4
D、5

11、触发器被清零（复位）后，输出可以称为 。( )
A、0态
B、复位状态
C、置1
D、置位状态

12、同步时序电路和异步时序电路比较，其差异在于后者（ ）
A、没有触发器
B、没有统一的时钟脉冲控制
C、没有稳定状态
D、时钟方程不能忽略

13、CC4511是一个7段显示译码器芯片，除了译码的功能外，还有
A、测试功能
B、锁存功能
C、计数功能
D、消隐功能

14、555定时器内部结构的主要组成部分包括（ ）。
A、分压电路
B、比较器电路
C、基本RS触发器
D、复位电路、放电管

15、单稳态触发器的脉冲宽度条件与（）参数有关。
A、R
B、C
C、Vcc
D、ui

16、同步计数器和异步计数器比较，同步计数器的显著优点是工作速度快。这个说法正确吗？

17、时序逻辑电路中，一定有时钟信号输入端。（ ）

18、计数器除了能对输入脉冲进行计数，还能作为分频器用。

19、利用多谐振荡器可以构成延时自动温控电路。（ ）

20、555定时器的电压控制端无论是否外加控制电压，都不会改变定时器内部电压比较器的参考电压值。

21、用555定时器构成的施密特触发器的回差电压不能调节。（ ）

22、施密特触发器有两个稳态

23、多谐振荡器不需要外界输入信号也可以产生矩形脉冲信号。（ ）

24、多谐振荡器的周期只和充放电回路的参数有关与其他无关。

25、时序电路的根本特征是它任意时刻的输出不仅取决于当时的输入，而且还取决于电路原来的状态。因此，除了时钟CP外，没有输入变量的电路不是时序电路。

26、74LS161具有同步置数和异步清零的功能。（ ）

27、74LS161构成N进制的方法只有置数法。

28、计数器的电路结构中没有反馈。

29、利用74LS161实现20进制计数器，至少需要2个该芯片

30、74LS161是一个可逆计数器

期末考试

期末考试

1、在下列逻辑电路中，不是组合逻辑电路的有( )。
A、译码器
B、编码器
C、触发器
D、全加器

2、只具有计数（翻转）功能的触发器是（ ）触发器。
A、T触发器
B、T’触发器
C、JK触发器
D、D触发器

3、该特征方程描述的是（ ）触发器。
A、Jk触发器
B、D触发器
C、RS触发器
D、T触发器

4、对下面公式化简，化简正确的是（ ）
A、A+B
B、B
C、AB
D、A

5、晶体管的开关特性描述不正确的是（ ）
A、晶体管的开关特性是利用晶体管工作在截止和饱和状态
B、利用晶体管的开关特性可以构成非门
C、晶体管的开关特性是工作在截止区等效开关闭合，在饱和区等效为开关闭合
D、晶体管做开关特性的时候集电极电流Ic是基极电流Ib的倍,工作在放大区

6、下列那个公式的结果为0
A、A?A
B、A?0
C、A?1
D、A+0

7、下述逻辑函数式的函数值为（ ）。
A、0
B、1
C、ABC
D、

8、存储8位二进制信息要( )个触发器。
A、4
B、2
C、16
D、8

9、JK触发器的逻辑功能描述正确的是（ ）
A、置0、置1、保持、翻转
B、置0、置1、保持
C、翻转
D、保持、翻转

10、与非门的逻辑功能正确的是
A、有0出0，全1出1
B、有0出1，全1出0
C、有1出1，全0出0
D、同出0，异出1

11、下列等式中对应的十六进制和八进制分别是：（11011100）B= （ ）H =（ ）O
A、DC
B、CB
C、154
D、670

12、组合逻辑电路的基本单元是（ ）， （ ）反馈
A、触发器
B、逻辑门电路
C、有反馈
D、无反馈

13、三个基本逻辑门是（ ）
A、与门
B、与非门
C、或门
D、非门

14、下列电路中是不是时序逻辑电路的有（ ）。
A、计数器
B、加法器
C、数据选择器
D、编码器

15、多谐振荡器的输出频率与（ ）有关。
A、R1
B、R2
C、C
D、VDD

16、边沿触发器就是上升沿触发。

17、3位二进制普通编码器的输出是8位二进制代码

18、单稳态触发器只有一个稳定状态

19、同步时序逻辑电路中的“同步”指的是与CP同步。

20、一个触发器可以保存一位二进制信息，它是没有记忆功能的。

学习通数字电子技术_12

数字电子技术是现代电子技术的重要组成部分。数字电子技术_12是数字逻辑电路的一部分，主要涉及逻辑电路的优化和设计。

逻辑门的优化

逻辑门的优化是指通过逻辑代数的方法，通过对逻辑门的输入和输出进行分析，从而达到逻辑门的最简化。逻辑门的优化分为两种方法：布尔代数方法和卡诺图法。

布尔代数方法

布尔代数方法是一种把逻辑问题转化成代数问题的方法。它建立在布尔代数的基础上，包括布尔代数的基本定理和运算法则。通过布尔代数方法，我们可以方便地求得逻辑门的最小化表达式。

卡诺图法

卡诺图法是一种图形化的优化方法。通过将逻辑门的输入和输出用格子表示，然后根据逻辑关系，在格子中画出尽量多的相邻1所组成的矩形，最终得到最小化表达式。

逻辑门的设计

逻辑门的设计是指通过对逻辑门的功能需求进行分析，设计出符合要求的逻辑电路。逻辑门的设计一般分为以下几个步骤：

• 确定逻辑功能需求
• 建立逻辑电路的真值表
• 根据真值表，通过布尔代数或卡诺图法优化逻辑电路
• 根据优化后的逻辑电路，设计逻辑门的电路原理图
• 通过仿真或实验，检验电路是否符合要求

常用逻辑门的应用

逻辑门是数字电子技术中最基本的元件，各种逻辑门的组合可以实现各种复杂的数字电路。常用的逻辑门包括：与门、或门、非门、异或门、同或门等。

与门

与门的输入端有两个或多个信号，只有当所有输入信号均为1时，输出信号才为1，否则输出为0。与门的应用很广泛，如计数器等数字电路中都有应用。

或门

或门的输入端有两个或多个信号，只要有一个输入信号为1，输出信号就为1，否则输出为0。或门常用于选择电路中，如在多个输入信号中选择一个进行处理。

非门

非门只有一个输入信号，输出信号与输入信号相反。非门常用于翻转电路、脉冲发生器等数字电路中。

异或门

异或门的输入端有两个信号，只有当输入信号不相同时，输出信号才为1，否则输出为0。异或门常用于随机逻辑电路中，如加密电路等。

同或门

同或门的输入端也有两个信号，只有当两个输入信号相同时，输出信号才为1，否则输出为0。同或门常用于比较电路、判断电路等数字电路中。

总结

学习通数字电子技术_12主要介绍了数字逻辑电路中逻辑门的优化和设计，以及常用逻辑门的应用。逻辑门的优化和设计是数字电子技术的基础，是实现复杂数字电路的关键。各种逻辑门的应用广泛，掌握它们的原理和应用对于学习数字电子技术具有重要意义。

学习通数字电子技术_12

数字电子技术是现代电子技术的重要组成部分。数字电子技术_12是数字逻辑电路的一部分，主要涉及逻辑电路的优化和设计。

逻辑门的优化

逻辑门的优化是指通过逻辑代数的方法，通过对逻辑门的输入和输出进行分析，从而达到逻辑门的最简化。逻辑门的优化分为两种方法：布尔代数方法和卡诺图法。

布尔代数方法

布尔代数方法是一种把逻辑问题转化成代数问题的方法。它建立在布尔代数的基础上，包括布尔代数的基本定理和运算法则。通过布尔代数方法，我们可以方便地求得逻辑门的最小化表达式。

卡诺图法

卡诺图法是一种图形化的优化方法。通过将逻辑门的输入和输出用格子表示，然后根据逻辑关系，在格子中画出尽量多的相邻1所组成的矩形，最终得到最小化表达式。

逻辑门的设计

逻辑门的设计是指通过对逻辑门的功能需求进行分析，设计出符合要求的逻辑电路。逻辑门的设计一般分为以下几个步骤：

• 确定逻辑功能需求
• 建立逻辑电路的真值表
• 根据真值表，通过布尔代数或卡诺图法优化逻辑电路
• 根据优化后的逻辑电路，设计逻辑门的电路原理图
• 通过仿真或实验，检验电路是否符合要求

常用逻辑门的应用

逻辑门是数字电子技术中最基本的元件，各种逻辑门的组合可以实现各种复杂的数字电路。常用的逻辑门包括：与门、或门、非门、异或门、同或门等。

与门

与门的输入端有两个或多个信号，只有当所有输入信号均为1时，输出信号才为1，否则输出为0。与门的应用很广泛，如计数器等数字电路中都有应用。

或门

或门的输入端有两个或多个信号，只要有一个输入信号为1，输出信号就为1，否则输出为0。或门常用于选择电路中，如在多个输入信号中选择一个进行处理。

非门

非门只有一个输入信号，输出信号与输入信号相反。非门常用于翻转电路、脉冲发生器等数字电路中。

异或门

异或门的输入端有两个信号，只有当输入信号不相同时，输出信号才为1，否则输出为0。异或门常用于随机逻辑电路中，如加密电路等。

同或门

同或门的输入端也有两个信号，只有当两个输入信号相同时，输出信号才为1，否则输出为0。同或门常用于比较电路、判断电路等数字电路中。

总结

学习通数字电子技术_12主要介绍了数字逻辑电路中逻辑门的优化和设计，以及常用逻辑门的应用。逻辑门的优化和设计是数字电子技术的基础，是实现复杂数字电路的关键。各种逻辑门的应用广泛，掌握它们的原理和应用对于学习数字电子技术具有重要意义。