超星计算机组成原理实验课后答案(学习通2023完整答案)
实验工具知识测试
1、计算机组Logisim中引脚的理实位宽最多是多少位？
A、8
B、验课16
C、后答32
D、案学64
2、习通Logisim中逻辑与门默认引脚数目是完整多少？
A、2
B、答案3
C、超星成原4
D、计算机组5
3、理实Logisim中逻辑门输入数据位宽最大为多少？
A、验课8
B、后答16
C、案学32
D、64
4、Logisim中异或门的默认多输入行为是？
A、当一个输入为1时输出为1
B、当奇数个输入为1是输出为1
C、当偶数个输入为1是输出为1
D、当一个输入为1时输出为0
5、Logisim中蓝色线缆代表什么值
A、0
B、1
C、x（不确定值）
D、其他
6、Logisim中墨绿色线缆代表什么值？
A、0
B、1
C、x（不确定）
D、其他
7、Logisim中亮绿色线缆代表什么值？
A、0
B、1
C、x（不确定）
D、其他
8、Logisim中黑色线缆代表什么值？
A、0
B、1
C、x (不确定值)
D、多位宽数据
9、Logisim中橙色线缆代表什么值？
A、0
B、1
C、x（不确定）
D、其他
10、Logisim中灰色线缆代表什么值？
A、0
B、1
C、x(不确定)
D、其他
11、Logisim中红色线缆代表什么值？
A、0
B、1
C、x
D、错误
12、Logisim中组合电路自动生成功能最多支持多少个1位输入？
A、4
B、6
C、8
D、12
13、Logisim中组合电路自动生成功能最多支持多少个1位输出？
A、4
B、8
C、12
D、16
14、Logisim中引脚组件支持哪些快捷键？
A、键盘方向键
B、数字键
C、ALT+数字键
D、Ctrl+数字键
15、Logisim中逻辑与门组件支持的快捷键有哪些？
A、方向键
B、数字键
C、ctrl+数字键
D、alt+数字键
16、Logisim电路出现红色线缆的原因是？
A、数据短路引起的冲突，电路初始化短路的两个输入是相同的，运行过程中变成了相反的值导致数据冲突
B、Logisim程序的Bug
C、部分子电路或者组件有未连接的输入
D、以上都不是
17、Logisim电路出现蓝线如何处理？
A、检查是否存在未连接输入
B、利用复位功能复位电路
C、Logisim存在bug，采用重启大法解决
D、尝试重新设置模拟菜单中的启用信号模拟，默认是开启
18、Logisim电路出现震荡如何处理？
A、震荡是因为不恰当回路造成的电路死循环，应尝试找到电路中的反馈回路
B、Logisim重启大法
C、关闭模拟菜单中的信号模拟，利用信号传递一步Ctrl+I功能查看信号回路建立的过程
D、Ctrl+R 重置模拟器
19、组合电路中的毛刺如何进行处理？
A、增加冗余性
B、增加惯性延迟，RC滤波电路过滤
C、选通法，比如利用时钟同步采样信号
D、都不是
20、Logisim中的输入引脚可以通过修改属性变成输出引脚？
21、Logisim工具栏中的手形戳工具图标可以动态修改引脚的值？
22、Logisim中如将引脚属性的“未定义处理”定义为上拉或下拉，是否表示对应引脚作为子电路使用时可以悬空不连？
23、Logisim中线路库中引脚的默认属性不合我意，放置到电路图中还需要进行适当修改才能使用，Logisim不能修改组件的默认属性？
24、Logisim中引脚的朝向和引脚在默认子电路中的封装中的位置有关系。
25、Logisim中逻辑门组件属性框中的反转属性的作用是将对应的输入项取反。
26、Logisim中分线器组件是有方向性的。
27、Logisim中手型戳工具点击线路可以查看线路的值
28、Logisim中隧道标签用于组件连接，系统中只允许两个相同名字的隧道标签
29、Logisim中组合逻辑分析功能中的真值表选项卡中输入信号可以输入无关项。
30、Logisim中组合逻辑分析功能中的真值表选项卡中输出信号可以输入无关项。
31、Logisim中组合逻辑分析功能中的最小项选项卡可以进行表达式化简。
32、Logisim中main电路也可以作为子电路被其他电路调用。
33、Logisim中子电路的延迟和单个逻辑门的延迟一样。
实验工具基础测验-普班专享
1、Logisim中引脚的位宽最多是多少位？
A、32
B、8
C、16
D、64
2、Logisim中逻辑与门默认引脚数目是多少？
A、5
B、4
C、3
D、2
3、Logisim中逻辑门输入数据位宽最大为多少？
A、32
B、64
C、8
D、16
4、Logisim中异或门的默认多输入行为是？
A、当一个输入为1时输出为1
B、当奇数个输入为1是输出为1
C、当偶数个输入为1是输出为1
D、当一个输入为1时输出为0
5、Logisim中蓝色线缆代表什么值
A、x（不确定值）
B、0
C、1
D、其他
6、Logisim中墨绿色线缆代表什么值？
A、0
B、1
C、x（不确定）
D、其他
7、Logisim中亮绿色线缆代表什么值？
A、0
B、1
C、x（不确定）
D、其他
8、Logisim中黑色线缆代表什么值？
A、多位宽数据
B、0
C、1
D、x (不确定值)
9、Logisim中橙色线缆代表什么值？
A、其他
B、0
C、1
D、x（不确定）
10、Logisim中灰色线缆代表什么值？
A、0
B、1
C、x(不确定)
D、其他
11、Logisim中红色线缆代表什么值？
A、错误
B、0
C、1
D、x(不确定)
12、Logisim中组合电路自动生成功能最多支持多少个1位输入？
A、4
B、6
C、8
D、12
13、Logisim中组合电路自动生成功能最多支持多少个1位输出？
A、4
B、6
C、8
D、12
14、Logisim中引脚组件支持哪些快捷键？
A、键盘方向键
B、ALT+数字键
C、数字键
D、Ctrl+数字键
15、Logisim中逻辑与门组件支持的快捷键有哪些？
A、方向键
B、数字键
C、alt+数字键
D、ctrl+数字键
16、Logisim电路出现红色线缆的原因是？
A、数据短路引起的冲突，电路初始化短路的两个输入是相同的，运行过程中变成了相反的值导致数据冲突
B、部分子电路或者组件有未连接的输入
C、Logisim程序的Bug
D、以上都不是
17、Logisim电路出现蓝线如何处理？
A、检查是否存在未连接输入
B、利用复位功能复位电路
C、Logisim存在bug，采用重启大法解决
D、尝试重新设置模拟菜单中的启用信号模拟，默认是开启
18、Logisim电路出现震荡如何处理？
A、震荡是因为不恰当回路造成的电路死循环，应尝试找到电路中的反馈回路
B、关闭模拟菜单中的信号模拟，利用信号传递一步Ctrl+I功能查看信号回路建立的过程
C、Logisim重启大法
D、Ctrl+R 重置模拟器
19、组合电路中的毛刺如何进行处理？
A、增加冗余性
B、增加惯性延迟，RC滤波电路过滤
C、选通法，比如利用时钟同步采样信号
D、都不是
20、Logisim中的输入引脚可以通过修改属性变成输出引脚？
21、Logisim工具栏中的手形戳工具图标可以动态修改引脚的值？
22、Logisim中如将引脚属性的“未定义处理”定义为上拉或下拉，是否表示对应引脚作为子电路使用时可以悬空不连？
23、Logisim中线路库中引脚的默认属性不合我意，放置到电路图中还需要进行适当修改才能使用，Logisim不能修改组件的默认属性？
24、Logisim中引脚的朝向和引脚在默认子电路中的封装中的位置有关系。
25、Logisim中逻辑门组件属性框中的反转属性的作用是将对应的输入项取反。
26、Logisim中分线器组件是有方向性的。
27、Logisim中手型戳工具点击线路可以查看线路的值
28、Logisim中隧道标签用于组件连接，系统中只允许两个相同名字的隧道标签
29、Logisim中组合逻辑分析功能中的真值表选项卡中输入信号可以输入无关项。
30、Logisim中组合逻辑分析功能中的真值表选项卡中输出信号可以输入无关项。
31、Logisim中组合逻辑分析功能中的最小项选项卡可以进行表达式化简。
32、Logisim中main电路也可以作为子电路被其他电路调用。
33、Logisim中子电路的延迟和单个逻辑门的延迟一样。
logisim新手实验-集成到 LED计数测试电路视频演示
1、按照要求全部完成
2 数字逻辑基础实验 (数字逻辑)
数字逻辑知识测试
1、一个n位的二进制编码器有多少个输入端？
A、2
B、n
C、2n
D、2^n
2、用译码器实现计算机输入输出接口地址译码电路时，若所采用的译码器有3位地址输入，则最多能控制几台输入输出设备
A、3
B、6
C、8
D、16
3、一个1分4的数据分配器（解复用器）选择控制端的位宽为几位
A、1
B、2
C、4
D、8
E、16
4、一个4路选择器的选择控制端位宽为几位
A、1
B、2
C、4
D、8
E、16
5、构成一个12为模的计数器，需要多少个触发器
A、3
B、4
C、10
D、12
6、假设高电平输出有效的4位二进制译码器输入ABCD=0110，输出为Y15Y14...Y0，则Y2等于
A、Z
B、1
C、0
D、X
7、两个8位二进制数进行比较，不考虑硬件成本，以下输出信号哪个时延最短
A、大于
B、等于
C、小于
D、都一样
8、下列器件中，可以用来构建计数器的是
A、编码器
B、译码器
C、JK触发器
D、D触发器
E、数据分配器
9、关于组合逻辑电路，以下说法正确的是
A、组合逻辑电路都是由基本的逻辑门电路构成
B、组合逻辑电路的输出都是输入的逻辑函数
C、组合电路中有可能存在反馈回路
D、当输入信号变化时， 组合逻辑的所有输出信号都是同时更新为新值的
E、组合逻辑电路可能存在输入信号竞争引起的输出险象问题
10、可以用于组合逻辑电路设计的方法有
A、真值表
B、卡诺图
C、逻辑表达式
D、状态转换表
11、关于同步时序逻辑电路，正确的有
A、电路中所有组件都采用公共时钟进行同步
B、电路中一定存在着反馈回路
C、同步时序电路由组合逻辑和存储单元构成
D、同步时序电路存在亚稳态的问题
12、数据分配器（解复用器）有多路输入，一路输出
13、多路选择器有多路输入，一路输出
14、高电平输出有效的译码器的输出是各个输入变量所对应的最小项
15、数据分配器也就是多路选择器
16、一个n位的2进制译码器包括2^n个输出端
提交运动码表对应的Logisim.circ文件
1、所有文件一起提交
3 数据表示实验 (组成原理)
数据表示单元测验
1、下列关于ASCII编码的描述，正确的是()
A、使用8位二进制代码，最右边一位为1
B、使用8位二进制代码，最左边一位为0
C、使用8位二进制代码，最右边一位是0
D、使用8位二进制代码，最左边一位是1
2、在按字节编址的计算机中，若数据在存储器中以小端方案存放。假定int型变量i的地址为08000000H，i的机器数为01234567H，地址08000000H单元的内容是()
A、01H
B、23H
C、45H
D、67H
3、设在网络中传送采用偶校验的ASCII码，当收到的信息位为1010 1001时，可以断定()
A、未出错
B、出现偶数位错
C、未出错或出现偶数位错
D、出现奇数位错
4、下列校验码中，奇校验正确的有()
A、110100111
B、001000111
C、010110011
D、110100001
5、用1位奇偶校验能检测出1位主存错误的百分比为()
A、0%
B、100%
C、50%
D、无法确定
6、已知大写英文字母A的ASCII编码为41H、现字母F被存放在某个存储单元中，若用偶校验(假设最高位作为校验位)，则该存储单元中存放的十六进制数为()
A、46H
B、C6H
C、47H
D、C7H
7、假设最多发生一位错，用海明码来发现并纠正1位错、信息位为8位，则校验位的位数为()
A、1
B、3
C、4
D、8
8、在大量数据传送过程中，常用且有效的检验方法是()
A、海明码校验
B、偶校验
C、奇校验
D、CRC
9、假设有可能出现两位错，用海明码对长度为8位的数据进行检错、纠错时，若能纠正一位错，则校验位数至少为()
A、2
B、3
C、4
D、5
10、待校验的数据为D8~D1=1010 1011，若采用海明校验，设海明码具有一位纠错能力，P13为总偶校验位，其海明码为()
A、0101001011111
B、0100001111111
C、101010111010
D、101010101011
11、待校验的数据为D8~D1=1010 1011，若采用CRC编码，且生成多项式为10011，则其CRC码为()
A、0101001011111
B、0100001111111
C、101010111010
D、101010101011
12、以下关于校验码的叙述中，正确的是()
A、校验码的码距必须大于2
B、校验码的码距越大，检错、纠错能力越强
C、增加奇偶校验位的位数，可以提高奇偶验的正确性
D、采用奇偶校验可检测出一位数据错误的位置并加以纠正
E、采用海明校验可检测出一位数据错误的位置并加以纠正
F、CRC码是通过模2除法运算来建立数据和校验位之间的约定关系的
13、有可能发现两位错误并能纠正1位错的编码是()
A、CRC码
B、海明码
C、偶校验码
D、奇校验码
14、在CRC编码传输体系中，接收端检测出某一位数据错误后，可能采取的策略是()
A、请求重发
B、删除数据
C、通过余数值自行纠正
D、忽略错误
数字表示对应文件提交
1、汉字编码实验文件
2、奇偶校验实验文件
4 运算器设计
运算器单元测试
1、在补码的加减法中，用双符号位判断溢出，符号位为10时，表示（）
A、结果为正数，无溢出
B、结果正溢出
C、结果负溢出
D、结果为负数，无溢出
2、原码乘法是（）
A、先取操作数绝对值相乘，符号位单独处理
B、用原码表示操作数，然后直接相乘
C、被乘数用原码表示，乘数取绝对值，然后相乘
D、乘数用原码表示，被乘数取绝对值，然后相乘
3、在原码一位乘法中，（）
A、符号位参加运算
B、符号位不参加运算
C、符号位参加运算，并根据运算结果改变结果中的符号位
D、符号位不参加运算，并根据运算结果确定结果中的符号
4、原码乘法时，符号位单独处理乘积的方式是（）
A、两个操作数符号相“与"
B、两个操作数符号相“或"
C、两个操作数符号相“异或”
D、两个操作数中绝对值较大数的符号
5、实验中设计的32位ALU作为运算器的核心部件，其属于（）
A、时序逻辑电路
B、组合逻辑电路
C、控制器
D、寄存器
6、在多位加法器中，影响加法器运算速度的关键因素是（）
A、门电路的级延迟
B、元器件速度
C、进位传递延迟
D、各位加法器速度的不同
7、加法器中每位的进位生成函数G为()
A、X⊕Y
B、XiYi
C、XiYiCi
D、Xi+Yi+Ci
8、用8片74181和两片74182可组成（）
A、组内并行进位、组间串行进位的32位ALU
B、二级先行进位结构的32位ALU
C、组内先行进位、组间先行进位的16位ALU
D、三级先行进位结构的32位ALU
9、组成一个运算器需要多个部件，但下面的（）不是组成运算器的部件
A、状态寄存器
B、数据总线
C、ALU
D、地址寄存器
10、加法器采用并行进位的目的是（）
A、增强加法器功能
B、简化加法器设计
C、提高加法器运算速度
D、保证加法器可靠性
11、判断加减法溢出时，可采用判断进位的方式，若符号位的进位为C0，最高位的进位为C1，则产生溢出的条件是
A、C0产生进位
B、C1产生进位
C、C0、C1都产生进位
D、C0、C1都不产生进位
E、C0产生进位，C1不产生进位
F、C0不产生进位，C1产生进位
运算器设计实验
1、加法器实验文件
2、32位ALU实验文件
5 存储系统设计
存储系统单元测试
1、某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址，现要用2K×8位的ROM范片和4K×4位的RAM的芯片来设计该存储器，需要上述规格的ROM芯片数和RAM芯片数分别是（）
A、1、15
B、2、15
C、1、30
D、2、30
2、假定用若干2K×4位的芯片组成一个8K×8位的存储器，则址OB1FH所在芯片的最小地址是（）
A、0000H
B、0600H
C、0700H
D、0800H
3、某存储器容量为64KB，按字节编址，地址4000-5FFFH为ROM区，其余为RAM区。若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是（）
A、7
B、8
C、14
D、16
4、某计算机存储器接字节编址，主存地址空间大小为64MB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是（）位
A、22
B、23
C、25
D、26
5、用存储容量为16K×1位的存储器芯片来组成一个64K×8位的存储器，则在字方向和位方向分别扩展了（）倍
A、4、2
B、8、4
C、2、4
D、4、8
6、设CPU地址总线有24根，数据总线有32根，用512K×8位的RAM芯片构成该机的主存储器，则该机主存最多需要（）片这样的存储芯片
A、256
B、512
C、64
D、128
7、地址总线A15(高位)~A0(低位)，用用4K×4位的存储芯片组成16KB存储器，则产生片选信号的译码器的输入地址线应该是（）
A、A12A13
B、A0A1
C、A2A3
D、A14A15
8、若内存地址区间为4000~43FFH，每个存储单元可存储16位二进制数，该内存区域用4片存储器芯片构成，构成该内存所用的存储器芯片的容量是（）。
A、512x16bit
B、256×8bit
C、256×16bit
D、1024×8bit
9、内存接字节编址，地址从9000到CFFFFH，若用存储容量为16K×8位芯片构成该内存，至少需要的芯片数是（）
A、2
B、4
C、8
D、16
10、若片选地址为111时，选定某一32K×16位的存储芯片工作，则该芯片在存储器中的首地址和末地址分别为
A、00000H,01000H
B、38000H,3FFFFH
C、3800H,3FFFH
D、0000H,0100H
11、8位无符号阵列乘法器需要多少个全加器？
A、8
B、16
C、32
D、56
E、64
12、8位无符号阵列乘法器大约需要多少个全加器时延迟？
A、8
B、14
C、20
D、56
E、64
13、假设一个门电路时间延迟为T，全部采用2输入门电路构成的一位全加器时间延迟是（）
A、2T
B、3T
C、4T
D、5T
14、假设一个门电路时间延迟为T，全部采用2输入门电路构成的8位串行加法器时间延迟是（）
A、16T
B、17T
C、24T
D、32T
E、48T
15、假设所有门电路时间延迟为T，MOOC实验中16位组内先行，组间先行进位快速加法器的最短时间延迟是（）
A、8T
B、10T
C、12T
D、16T
16、假设所有门电路时间延迟为T，实验中32位快速加法器的最短时间延迟是（）
A、8T
B、10T
C、12T
D、64T
17、无符号加法溢出检测方法是（）
A、最高位进位位
B、最高位进位位取反
C、正正得负、负负得正
D、最高位进位位和次高位进位位异或
E、运算结果最高两位异或
18、无符号减法溢出检测方法是（）
A、最高位进位位
B、最高位进位位取反
C、运算结果最高两位异或
D、正正得正、负负得正
E、最高位进位位和次高位进位位异或
19、实验中构造32位ALU实验主要用到哪些Logisim组件（）
A、多路选择器
B、解复用器
C、编码器
D、译码器
E、三态门
20、原码一位乘法以及补码一位乘法电路利用加法器多次运算实现乘法，其核心控制单元需要如何让电路停止运算，在实验中以下实现方法哪种更好（）
A、控制时钟信号，时钟暂停
B、控制寄存器使能端
C、控制寄存器数据输入端
D、控制寄存器清零
21、MOOC实验中，8位无符号一位乘法器需要多少个时钟周期才能完成运算
A、8
B、9
C、14
D、16
22、MOOC实验中，8位补码一位乘法器需要多少个时钟周期才能完成运算
A、8
B、9
C、10
D、16
23、单符号补码加法溢出的检测方法是()
A、最高位进位位
B、正正得负、负负得正
C、最高位进位位和次高位进位位异或
D、运算结果最高两位异或
E、最高位进位位取反
24、可控加减法电路中减法运算溢出检测方法是()
A、最高位进位位
B、正负得负、负正得正
C、最高位进位位和次高位进位位异或
D、运算结果最高两位异或
E、最高位进位位取反
存储器实验文件提交
1、存储器扩展实验
2、MIPS寄存器实验文件
6 MIPS CPU设计
CPU设计单元测试
1、汉字字库扩展实验中4个待填充的ROM中的数据如何进行填充（）
A、将原始数据按先后顺序均分成四份填充
B、将原始数据按交叉编址方式均分成四份进行填充
C、全部使用原始数据直接进行填充
D、都不是
2、在汉字存储扩展实验中使用以下哪个组件更好（）
A、多路选择器
B、解复用器
C、编码器
D、译码器
E、三态门
3、实现16*16的汉字点阵字库，需要多少片32位输出的ROM芯片（）
A、4
B、8
C、16
D、32
4、实现16*16的汉字点阵字库，汉字字库存储器最少需要多少根地址线
A、12
B、13
C、14
D、16
5、MIPS寄存器文件中0号寄存器的功能是（）
A、基址寄存器
B、堆栈指针寄存器
C、通用寄存器
D、恒零值
6、MIPS寄存器文件实验中如何控制数据写入正确的寄存器（）
A、控制写入数据送到写入寄存器输入端，不送到其他寄存器
B、控制各寄存器时钟端
C、控制各寄存器使能端
D、控制MIPS寄存器文件写使能端
7、Cache实验中如果trace存储器中是顺序访问序列时，自动测试模块命中率是多少？
A、0%
B、50%
C、75%
D、100%
8、Cache实验中cache槽何时写入块数据（）
A、Blkready信号为1
B、时钟到来时
C、Miss信号为1
D、以上条件同时产生
9、Cache实验中cache槽中的标记数据通过哪个组件输出到比较器（）
A、多路选择器
B、解复用器
C、编码器
D、译码器
E、三态门
F、直接输出
10、MOOC实验中直接相联映射cache模块需要多少个比较器（）
A、1
B、2
C、4
D、8
11、MOOC实验中全相联cache模块需要多少个比较器（）
A、1
B、2
C、4
D、8
12、MOOC实验中2路组相联cache模块需要多少个比较器（）
A、1
B、2
C、4
D、8
13、MOOC实验中4路组相联cache模块需要多少个比较器（）
A、1
B、2
C、4
D、8
14、单周期CPU设计实验中32位的PC值如何连接到指令存储器（）
A、直接连接
B、去掉高位
C、去掉低2位
D、都不对
E、去掉高位，同事去掉低2位
15、多周期cpu设计实验中，程序存放在（）
A、指令存储器
B、数据存储器
C、控制存储器
D、统一的存储器
16、单周期CPU设计实验中指令存储器数据位宽是多少（）
A、8位
B、16位
C、32位
D、64位
17、单周期CPU设计实验中如何实现syscall停机指令更好（）
A、控制PC寄存器使能端
B、控制指令存储器使能端
C、控制时钟信号
D、控制PC寄存器的数据输入端
18、多周期CPU设计实验中如何实现syscall停机指令更好（）
A、控制PC寄存器使能端
B、控制指令存储器使能端
C、控制时钟信号
D、控制PC寄存器的输入端
E、控制状态机状态
19、单周期CPU设计实验中控制器单元是（）
A、组合逻辑电路
B、同步时序逻辑电路
C、异步时序逻辑电路
D、混合时序电路
20、多周期CPU设计实验中控制器单元是（）
A、组合逻辑电路
B、同步时序逻辑电路
C、异步时序逻辑电路
D、混合时序电路
21、多周期CPU设计实验中LW指令一共需要多少个时钟周期（）
A、2
B、3
C、4
D、5
22、多周期CPU设计实验中SW指令需要多少个时钟周期
A、2
B、3
C、4
D、5
23、多周期CPU设计实验中ADD指令需要多少个时钟周期
A、2
B、3
C、4
D、5
E、1
24、多周期CPU设计实验中BEQ指令需要多少个时钟周期
A、1
B、2
C、3
D、4
E、5
CPU设计实验
1、单总线CPU微程序控制器设计文件
2、现代时序硬布线控制器状态机设计文件
