超星1718级电子与物联网补考2(数字电子技术)_1答案(学习通2023完整答案)

分类： 超星尔雅问答发布于：2024-06-02 13:14:40ė43931次浏览665条评论

超星1718级电子与物联网补考2(数字电子技术)_1答案(学习通2023完整答案)

第2章 逻辑门电路

第2章测验

1、超星ECL逻辑门电路电压摆率为
A、电技术0.8V
B、物联网补3.3V
C、考数5V
D、字电整答30V

2、答案TTL电路时间延迟的学习主要原因是由载流子的聚集和消散引起的，CMOS反相器产生传输延迟的通完主要原因是由于集成电路 。
A、超星反相器
B、电技术内部电阻和容性负载
C、物联网补电阻
D、考数电源

3、字电整答CMOS非门是答案由一个NMOS和一个PMOS组成，其栅极相连作为输入，学习漏极相连作为输出，NMOS源极需接 电平，PMOS源极接 电平。
A、高、低
B、高、高
C、低、高
D、低、低

4、双极型TTL两种载流子工作的电流控制器件在抗幅射能力方面比单极型CMOS一种载流子工作的电压控制器件 。因为射线辐射对 浓度影响不大。
A、弱、多子
B、强、少子
C、弱、少子
D、强、多子

5、双极型CMOS电路实现逻辑功能采用 器件，驱动输出级采用 射极跟随输出电路。
A、NMOS；TTL
B、CMOS；混合
C、CMOS；TTL
D、TTL；混合

6、增加去耦合滤波电容为了消除 ，每一个芯片的电源与地之间接一个0.01uF~0.1uF的电容器滤除 。
A、直流；正弦波
B、尖峰电流；开关噪声
C、尖峰电流；直流
D、开关噪声；直流

7、TTL电路驱动CMOS电路，仅考虑 。
A、电压匹配
B、电流匹配
C、功率匹配
D、频率匹配

8、由NMOS增强型管制成的有源负载。
A、栅极和电源连接在一起；
B、是两端元件；
C、栅极和源极连接在一起；
D、是三端元件。

9、典型TTL非门中的T1什么时候处于倒置状态？
A、输入接高电平；
B、输入接低电平；
C、前级输出高电平。
D、前级输出低电平。

10、I2L的主要性能可选以下哪些？
A、抗干扰能力强；
B、功耗低；
C、结构简单；
D、6次光刻，4次扩散。

11、CMOS逻辑门有静态功耗和动态功耗能之分
A、动态功耗是当NMOS和PMOS都导通的时候；
B、动态功耗是输出高电平的时候；
C、动态功耗是输出低电平的时候；
D、静态功耗是输出电平不变的时候。

12、CMOS的基本单元是CMOS反相器和CMOS传输门。

第3章 组合逻辑电路

第3章测验

1、一组合电路输入信号的变化顺序有以下三种情况，当 时，将可能出现竞争冒险。
A、00→01→11→10
B、00→01→10→11
C、00→10→11→01
D、00→10→11→00

2、串行加法器进位信号采用 传递，而并行加法器的进位信号采用 传递。
A、超前，逐位
B、逐位，超前
C、逐位，逐位
D、超前，超前

3、
A、110
B、011
C、101
D、111

4、一个十六路数据选择器，其地址输入端有 个。
A、16
B、8
C、2
D、4

5、采用4位比较器7485对两个四位二进制数进行比较时，先比较 位。
A、最低
B、次高
C、次低
D、最高

6、4线-10线译码器中输出状态只有F2=0，其余输出端均为1，则它的的输入状态应取
A、0011
B、1000
C、0010
D、1001

7、在下列逻辑电路中，是组合逻辑电路的有___________。
A、译码器
B、编码器
C、全加器
D、具有反馈性能的寄存器

8、门电路的延时时间是产生组合逻辑电路竞争与冒险的唯一原因。

9、数据分配器的结构与数据选择器相反，它是一种1路输入，多路输出的逻辑电路。从哪一路输出取决于地址控制端。

10、使能端的作用是克服竞争冒险和功能扩展。

11、清除竞争冒险的常用方法有（1）电路输出端加 ；（2）输入加 ；（3）增加 。（作答请用顿号“、”间隔）

12、一个有使能端的译码器作数据分配器时，将数据输入端信号连接在 。

第1章 数字逻辑系统

第1章测验

1、余3码是 码，减3后是 码，然后加上后六种状态是 码。
A、余3，8421，5421BCD
B、8421， 有权，无权
C、循环，2421BCD，有权
D、无权，8421BCD，8421

2、对于题图1.2所示的波形, A、B为输入，F为输出，其反映的逻辑关系是
A、与非关系
B、异或关系
C、同或关系
D、或关系
E、无法判断

3、
A、0，0，0
B、1，1，0
C、不唯一，0，1
D、如此运算逻辑概念错误，1，1

4、已知逻辑函数F=A（B+DC），选出下列可以肯定使F=1的状态是 。
A、A=0，BC=0，D=0
B、A=0，BD=0，C=0
C、AB=1，C=0，D=0
D、AC=1，B=0

5、某一逻辑函数真值确定后，下面描述该函数功能的方法中，具有唯一性的是 。
A、逻辑函数的最简与或式
B、逻辑函数的最小项之和表达式
C、逻辑函数的最简或与式
D、逻辑函数的最大项之和表达式

6、卡诺图中的逻辑相邻或对称相邻具有 码特征，其数值不同只是在位上差 位。
A、余3码， 2
B、8421码， 3
C、循环码， 2
D、格雷码， 1

7、
A、同或
B、与
C、或
D、异或

8、信号A和0异或相当于 门，信号A和1异或相当于 门。（作答请以顿号“、”间隔）
A、与门、或门
B、缓冲门、非门
C、或门、非门
D、缓冲门、与门

9、
A、×、m、×、×、×、M
B、×、×、m、×、×、M
C、×、M、m、×、×、×
D、×、m、×、×、M、×

10、在题图1.7所示的卡诺图中，化简后的逻辑函数是
A、
B、
C、
D、

11、最小项ABCD的逻辑相邻项是 。
A、
B、
C、
D、

12、任意项和约束项有微小的区别，区别在于任意项值随便，约束项值不允许。约束项和任意项统称为 。（作答请以顿号“、”间隔）

期末试题

期末试题

1、PROM是与阵列固定、或阵列编程的器件，输出在或阵列，其组成电路输出是 。
A、只与当前外输入有关
B、只与原来有关
C、与当前输入和原状态都有关
D、与输入无关

2、两个四位二进制数相加，最高位相加时相当于 相加。
A、一位半加器
B、一位全加器
C、计数器
D、加法器

3、FPGA芯片掉电信息丢失，原因是编程单元采用的是 。
A、浮栅MOS器件
B、熔丝
C、反熔丝
D、触发器

4、随机存储器中的8位地址译码器采用二维（4,4）地址译码，字线共 根字线。
A、2
B、240
C、256
D、16

5、一时序电路中有D触发器，其驱动端的驱动方程可能是 。
A、Qn⊕Qn+1
B、Qn+Qn+1
C、1
D、全有可能

6、集成555电路在控制电压端CO处加控制电压UCO，则集成555内部比较器C1的基准电压是 。
A、2UCO/3
B、UCO/3
C、UCO
D、UCO/2

7、有A，B，C，D，E，F六个状态，A和C，D和F，E和B，F和C分别等价，则全部最大等价类为 。
A、[A，C，F][D，F，C][B，E]
B、[A，C，D，F]
C、[B，E]
D、[A，C，D，F][B，E]

8、5421BCD码共有 状态。
A、8
B、16
C、12
D、10

9、
A、
B、对
C、不应该用输出逻辑F分析
D、吸收率分析得出结论

10、两个普通TTL门线与是 的。
A、有条件
B、可以
C、不可以
D、加一个UDD

11、CMOS驱动TTL电路时，需要考虑 。
A、电压匹配
B、电流匹配
C、电容负载
D、电阻匹配

12、以下几种电路中，那种电路抗干扰能力最弱。 。
A、TTL
B、ECL
C、I2L
D、CMOS

13、IIH拉电流是前级驱动门截止时，IIH 后级门T1的发射级。
A、流入
B、流出
C、绕过
D、（A）和（B）

14、图1电路中，信号A低电平（0V）从X点到Z点传输过程中，有较大的干扰或噪声叠加到Z点，但还维持在CMOS非门截止的电压，请问输出F是 。
A、UDD
B、0V
C、5V
D、8V

15、在图2电路中，保证电路执行非门操作，输入信号A为逻辑低电平“0”，输出F为逻辑“1”时，信号B、D应该是 。
A、1、0
B、0、0
C、0、1
D、1、1

16、下面四个编码中，哪个抗干扰能力最强 。
A、1000→0100→0010→0001→1000
B、0000→0001→0011→0111→1111→1110→1100→1000→0000
C、0000→0001→0010→0011→0100→0101→0110→0111→1000→1001→0000
D、0011→0100→0101→0110→0111→1000→1001→1010→1011→1100→0011

17、在固定的UDD情况下，CMOS反相器噪声容限 。
A、UNL=UNH
B、UNL>UNH
C、UNL<UNH
D、根据条件确定

18、Bi-CMOS电路采用CMOS电路实现逻辑功能，采用驱动能力强的 电路实现输出级。
A、TTL
B、CMOS
C、NMOS
D、ECL

19、从图3所示的卡诺图上看，在两圈相切处增加一个冗余圈的目的是 。
A、克服竞争
B、克服冒险
C、化简逻辑函数
D、找出最小项

20、
A、000
B、111
C、110
D、010

21、74LS163的置位功能是 。
A、异步
B、同步
C、与复位同时
D、不考虑CP

22、
A、组合电路
B、米莱电路
C、摩尔电路
D、异步时序电路

23、倒T电阻网络D/A转换电路与权电阻网络D/A转换电路相比，克服 的缺点，提高了 。 （A）转换速度 （B）阻值离散 （C）输出电压 （D）转换精度
A、B、D
B、B、C
C、A、D
D、A、B

24、逐次比较型A/D转换电路加入固定负电压补偿电压电路的目的是 。
A、减小量化误差
B、减小偏移误差
C、提高稳定度
D、提高速度

25、OC除了能“线与”之外，它的作用是 。
A、驱动大负载
B、电压匹配
C、线或
D、存储

26、某逻辑门的输出相对于输入，tPLH=5ns，tPHL=3ns，平均延迟时间为 。
A、8ns
B、15ns
C、4ns
D、2ns

27、
A、米莱
B、摩尔
C、组合
D、自启动

28、单稳态电路可应用于以下哪种情况 。
A、加法器
B、定时电路
C、振荡器
D、移位寄存器

29、欲获得频率稳定度高的脉冲信号，应采用 。
A、单稳态电路
B、集成555
C、对称多谐振荡器
D、石英晶体振荡器

30、在系统可编程逻辑器件采用 编程单元。
A、E2CMOS
B、熔丝
C、SRAM
D、隧道型浮栅单元

31、如果要求模拟输出电压的最大值10V，电压的最小变化量为50mV，应选 的DAC芯片？
A、10位
B、8位
C、12位
D、4位



Ɣ回顶部