mooc计算机组织与结构_1课后答案(慕课2023课后作业答案)

分类：公选课问答发布于：2024-06-02 13:55:22ė28104次浏览690条评论

mooc计算机组织与结构_1课后答案(慕课2023课后作业答案)

第一章绪论

第一节客观题

1、计算机组32位的织结个人计算机，一个字节（byte）由（）位（bit）组成
A、构课4
B、后答后作8
C、案慕案16
D、课课32

2、业答CPU中，计算机组跟踪指令后继地址的织结寄存器是（）
A、MAR
B、构课IR
C、后答后作PC
D、案慕案MDR

3、课课80286是业答计算机中的（）器件
A、EPROM
B、计算机组RAM
C、ROM
D、CPU

4、存储单元是指（）
A、存放一个字节的所有存储元集合
B、存放一个存储字的所有存储元集合
C、存放一个二进制信息位的存储元集合
D、存放一条指令的存储元集合

5、（）可区分存储单元中存放的是数据还是指令
A、存储器
B、运算器
C、控制器
D、用户

6、执行最快的语言是（）
A、汇编语言
B、COBOL
C、机器语言
D、PASCAL

7、计算机存储数据的基本单位为（）
A、比特
B、字节
C、字组
D、以上都不对

8、用以指定待执行指令所在地址的是（）
A、指令计数器
B、数据计数器
C、程序计数器
D、累加器

9、计算机只懂机器语言，人类熟悉高级语言，故人机通信必须借助（）
A、编译程序
B、编辑程序
C、连接程序
D、载入程序

10、用户与计算机通信的界面是（）
A、操作系统
B、外围设备
C、应用程序
D、系统程序

11、冯·诺依曼机工作方式的基本特点是（）
A、多指令流单数据流
B、按地址访问并顺序执行指令
C、堆栈操作
D、存储器按内容选择地址

12、完整的计算机系统应包括（）
A、运算器、控制器、存储器
B、外部设备和主机
C、主机和实用程序
D、配套的硬件设备和软件系统

13、输入、输出设备和外接的辅助存储器称为（）
A、操作系统
B、存储器
C、主机
D、外围设备

14、下列描述中正确的是（）
A、控制器能理解、解释并执行所有指令及存储结果
B、一台计算机包括输入、输出、控制、存储及算术逻辑运算五个部件
C、所有数据运算都在CPU的控制器中完成
D、以上都正确

15、电子计算机的算术/逻辑单元、控制器以及主存储器合称为（）
A、CPU
B、ALU
C、主机
D、UP

第二章系统总线

第一节客观题

1、总线的半同步通信方式（）
A、不采用时钟信号，只采用握手信号
B、既采用时钟信号，又采用握手信号
C、既不采用时钟信号，又不采用握手信号
D、以上都不正确

2、总线的异步通信方式（）
A、不采用时钟信号，只采用握手信号
B、既采用时钟信号，又采用握手信号
C、既不采用时钟信号，又不采用握手信号
D、以上都不正确

3、总线复用方式可以（）
A、提高总线传输带宽
B、增加总线的功能
C、减少总线中信号线的数量
D、以上都不正确

4、在同步通信中，一个总线周期的传输过程是（）
A、先传送数据，再传输地址
B、先传送地址，再传输数据
C、只传输数据
D、以上都不正确

5、在各种异步通信的方式中，（）速度最快
A、全互锁
B、半互锁
C、不互锁
D、以上都不正确

6、总线通信中的同步控制是（）
A、只适合于CPU控制的方式
B、由统一的时序控制方式
C、只适合外围设备控制的方式
D、以上都不正确

7、以下描述PCI总线的概念中，正确的是（　　　）
A、PCI总线是一个与处理器时钟频率无关的高速外围总线
B、PCI总线需要人工方式与系统配置
C、系统中只允许有一条PCI总线
D、以上都不正确

第二节客观题

1、在三种集中式总线控制中，独立请求方式响应最快，是以（）为代价的
A、增加处理机的开销
B、增加控制线数
C、增加处理机的开销和控制线数
D、以上都不正确

2、在链式请求方式下，若有N个设备，则（）
A、有N条总线请求线
B、无法确定有几条总线请求线
C、只有一条总线请求线
D、以上都不正确

3、在独立请求的方式下，若有N个设备，则（）
A、有一个总线请求信号和一个总线响应信号
B、有N个总线请求信号和N个总线响应信号
C、有一个总线请求信号和N个总线响应信号
D、以上都不正确

4、在计数器定时查询的方式下，若每次计数器从0开始，则（）
A、设备号小的优先级高
B、每个设备使用总线机会相等
C、设备号大的优先级高
D、以上都不正确

5、在计数器定时查询的方式下，若每次计数器从上一次计数的终止开始，则（）
A、设备号小的优先级高
B、每个设备使用总线机会相等
C、设备号大的优先级高
D、以上都不正确

6、三种集中式控制方式中，（）对故障最敏感
A、链式查询
B、计数器定时查询
C、独立请求
D、以上都不正确

7、在三种集中式控制方式中（）方式响应最快
A、链式查询
B、计数器定时查询
C、独立请求
D、以上都不正确

8、计算机使用总线结构便于增减外设，同时（）
A、减少了信息传输线的条数
B、减少了信息传输量
C、提高了信息传输速度
D、以上都不正确

9、计算机使用总线结构的优点是便于实现积木化，缺点是（）
A、地址信息，数据信息，控制信息不能同时出现
B、地址信息与数据信息不能同时出现
C、两种信息源的数据在总线中不能同时出现
D、以上都不正确

10、总线中地址线的作用是（）
A、只用于选择存储单元
B、用于指定存储单元和I/O设备接口电路的地址
C、由设备向主机提供地址
D、以上都不正确

11、连接计算机与计算机之间的总线属于（）总线
A、片内
B、系统
C、通信
D、以上都不正确

12、系统总线中的数据线、地址线和控制线是根据（）划分的
A、总线所处的位置
B、总线的传输方向
C、总线传输的内容
D、以上都不正确

13、在总线上，同一时刻（）
A、只能有一个主设备控制总线传输操作
B、只能有一个从设备控制总线传输操作
C、只能有一个主设备和一个从设备控制总线传输操作
D、以上都不正确

14、以下各选项中，（）是同步传输的特点
A、需要应答信号
B、各部件存取时间比较接近
C、总线周期长度可变
D、以上都不正确

15、系统总线中控制总线的功能是（）
A、提供主存、I/O接口设备的控制信号和响应信号以及时序信号
B、提供数据信息
C、提供主存、I/O接口设备的控制信号
D、以上都不正确

16、总线主设备是（）
A、被从设备访问的设备
B、总线裁决部件
C、掌握总线控制权的设备
D、以上都不正确

17、目前计算机广泛使用的U盘，接口使用的总线标准是（）
A、VESA
B、USB
C、PCI
D、以上都不正确

18、所谓三总线结构的计算机是指（）
A、地址总线，数据总线，控制总线三组传输线
B、IO总线，主存总线和DMA总线三组传输线
C、IO总线，主存总线和系统总线三组传输线
D、以上都不正确

第三章存储器

第一节客观题

1、某计算机存储器按字节编址，采用小端方式存放数据。假定编译器规定int型和short型长度分别为32位和16位，并且数据按边界对齐存储。某C语言程序段如下： struct { int a; char b; short c; }record; record.a=273; 若record变量的首地址为0xC008，则0xC008中内容及record.c的地址是（）
A、0x00、0xC00D
B、0x00、0xC00E
C、0x11、0xC00D
D、0x11、0xC00E

2、下述说法中（）是正确的。
A、半导体RAM信息可读可写，且断电后仍能保持记忆
B、半导体RAM是易失性RAM，而静态RAM真的存储信息是不易失的
C、半导体RAM是易失性RAM，而静态RAM只有在电源不掉时，所存信息是不易失的
D、以上都不正确

3、若主存每个存储单元为16位，则（）
A、其地址线也为16位
B、其地址线与16无关
C、其地址线与16有关
D、以上都不正确

4、某一RAM芯片，其容量为512×8位，除电源和接地端外，该芯片引出线的最少数目是（）
A、21
B、17
C、19
D、以上都不正确

5、某计算机字长是32位，它的存储容量是64KB，按字编址，它的寻址范围是（）
A、16KB
B、16K
C、32K
D、以上都不正确

6、某计算机字长是16位，它的存储容量是64KB，按字编址，它的寻址范围是（）
A、64K
B、32KB
C、32K
D、以上都不正确

7、一个512KB的存储器，按字节编址，其地址线和数据线的总和是（）
A、17
B、19
C、27
D、以上都不正确

8、一个16K×32位的存储器，寻址到字，其地址线和数据线的总和是（）
A、48
B、46
C、36
D、以上都不正确

9、和外存储器相比，内存的特点是（）
A、容量小，速度快，成本高
B、容量小，速度快，成本低
C、容量大，速度快，成本高
D、以上都不正确

10、存储器是计算机系统的记忆设备，它主要用来（）
A、存放程序
B、存放微程序
C、存放数据和指令
D、以上都不正确

11、下列关于闪存的叙述中，错误的是（）
A、信息可读可写，读写速度一样快
B、存储单元由MOS管构成，是一种半导体存储器
C、掉电后信息不丢失，是一种非易失性存储器
D、采用随机访问方式，可代替计算机外部存储器

第二节客观题

1、DRAM刷新是以（）为单位的
A、存储单元
B、行
C、列
D、存储字

2、下列有关RAM和ROM的叙述中正确的是（）。 Ⅰ. RAM是易失性存储器,ROM 是非易失性存储器 Ⅱ. RAM和ROM都是采用随机存取方式进行信息访问 Ⅲ. RAM和ROM都可用做Cache Ⅳ. RAM和ROM都需要进行刷新
A、仅Ⅰ和Ⅱ
B、仅Ⅱ和Ⅲ
C、仅Ⅰ、Ⅱ、Ⅲ
D、仅Ⅱ、Ⅲ、Ⅳ

3、某容量为256MB的动态随机存储器由若干4M×8位的DRAM芯片构成，该DRAM芯片的地址引脚数和数据引脚数的总和是多少？
A、19
B、22
C、30
D、36

4、存储器的存取周期是指
A、存储器的读出时间
B、存储器的写入时间
C、存储器进行连续读或写操作所允许的最短时间间隔
D、存储器进行一次读或写操作所需的平均时间

5、某存储器容量为32K×16位，则（）
A、其地址线为16根，数据线为32根
B、其地址线为32根，数据线为16根
C、其地址线为15根，数据线为16根
D、其地址线为16根，数据线为16根

6、某机器字长16位，它的存储容量为64KB，按字编址，它的寻址范围是（）
A、16K
B、32K
C、64K
D、128K

7、若每个存储单元为16位，则（）
A、其地址线为16根
B、其地址线少于16根
C、其地址线数与16无关
D、其地址线数与16有关

8、某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M x 8 位的RAM 芯片组成32MB 的主存储器，则存储器地址寄存器MAR 的位数至少是（）。
A、22位
B、23位
C、25位
D、26位

9、下列各类存储器中，不采用随机存取方式的是（）。
A、EPROM
B、CDROM
C、DRAM
D、SRAM

第三节客观题

1、设CPU地址总线有24根，数据总线有32根，用512K×8位的RAM芯片构成该主机存储器，则该主机最多需要（）片这样的存储芯片
A、256
B、512
C、64
D、128

2、某计算机有20条地址线，低位地址为15位，直接连接到存储芯片。若送至译码器的高位地址为111时，选定某一块32K×16的存储芯片工作，则该芯片在存储器中的首地址和末地址分别为：
A、00000H,01000H
B、38000H,3FFFFH
C、3800H,3FFFH
D、0000H,0100H

3、80386DX是32位系统，以4字节为编址单位，当在该系统中用8KB（8K×8位）的存储器构造32KB的存储体时，应完成（）的设计
A、位扩展
B、字扩展
C、字位扩展
D、字位均不扩展

4、假定用若干个2K×4位芯片组成一个8K×8位存储器，则0B1FH所在芯片的最小地址是（）。
A、0000H
B、0600H
C、0700H
D、0800H

5、某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（）。
A、1、15
B、2、15
C、1、30
D、2、30

第四节客观题

1、下列因素中，与Cache命中率无关的是（）
A、Cache块的大小
B、Cache的容量
C、主存的存取时间
D、Cache替换算法

2、采用地址Cache和数据Cache分离的主要目是（）
A、降低Cache的缺失损
B、提高Cache的命中率
C、降低CPU平均访问时间，平均访问时间
D、减少指令流水线资源冲突

3、当访问Cache系统失效时，通常不仅主存向CPU传送信息，同时还需要将信息写入Cache，在此过程中向CPU传送和向Cache写入信息的数据单位各为（）
A、块、页
B、字、字
C、字、块
D、块、块

4、某计算机的存储系统由Cache和主存组成，某程序执行过程中访存500次，其中访问Cache缺失（未命中）25次，则Cache的命中率是（）
A、5%
B、50%
C、9.5%
D、95%

5、在高速缓存系统中，主存容量为16MB，Cache容量为400KB，则该存储系统的容量为（）
A、16MB+400KB
B、16MB
C、16MB~16MB+400KB
D、16MB-400KB

6、某计算机的Cache共有32块，采用二路组相联映射方式（即每组两块）。每个储存块大小为32字节，按字节编址，主存第2000号字节所在的主存块应装入Cache组号是（）
A、12
B、13
C、14
D、15

7、假设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空，采用2路组相联映射方式和LRU替换算法，当访问的主存地址依次为0，4，8，2，0，6，4，8，6，8时，命中的Cache数是（）
A、1
B、2
C、3
D、4

8、有效容量为128KB的Cache，每块32字节，采用8路组相联。字节地址为500000的单元调入该Cache，则其Tag应为（）
A、1EH
B、0EH
C、3CH
D、7CH

第五节客观题

1、双端口RAM在（　）情况下会发生写冲突
A、左端口和右端口地址不同
B、左端口和右端口地址相同
C、左端口和右端口数据不同
D、左端口和右端口数据相同

2、已知单个存储器的存取周期为100ns，总线传输周期为20ns，则当采用低位交叉编址的多模块存储器时，存储体数应（）
A、小于等于5
B、大于等于5
C、大于5
D、小于5

3、一个四体并行低位交叉存储器，每个模块的容量是64K×64位，存取周期为100ns，下列说法正确的是（）
A、在100ns内，存储器能向CPU提供256位二进制信息
B、在100ns内，存储器能向CPU提供128位二进制信息
C、在100ns内，存储器能向CPU提供64位二进制信息
D、在100ns内，存储器能向CPU提供32位二进制信息

4、交叉编址的存储器实际是一种（）存储器，它能（）执行（）独立的读/写操作。
A、模块式，并行，多个
B、模块式，串行，多个
C、整体式，并行，一个
D、整体式，串行，一个

第六节客观题

1、数据传输过程中，如果只发生了1位有效信息错误，那么用1位奇偶校验能检测出错误的百分比为（）
A、0%
B、100%
C、50%
D、无法计算

2、用海明码对长度为8位的数据进行校验/纠错时，若能纠正1位错，则校验位数至少为（）
A、2
B、3
C、4
D、5

3、下列校验码中，奇校验正确的有（）
A、111001111
B、111001011
C、110001001
D、101100111

4、设在网络中传输采用偶校验的ASCII码，当收到的数据为10101001时，可以断定（）
A、未出错
B、出现偶数位错
C、未出错或出现偶数位错
D、出现奇数位错

第四章输入输出系统

第一节客观题

1、主机与设备传送数据时，采用____，主机与设备是串行工作的。
A、中断方式
B、程序查询方式
C、DMA方式
D、以上都不正确

2、主机与设备传送数据时，采用____，CPU的效率最高。
A、中断方式
B、程序查询方式
C、DMA方式
D、以上都不正确

3、I/O编址方式通常可分为统一编址和独立编址，____。
A、统一编址就是将I/O地址看作是存储器地址的一部分，可用专门的I/O指令对设备进行访问
B、统一编址是指I/O地址和存储器地址是分开的，所以可用访存指令实现CPU对设备的访问
C、独立编址是指I/O地址和存储器地址是分开的，所以对I/O访问必须有专门的I/O指令
D、以上都不正确

4、当采用____输入操作情况下，除非计算机等待，否则无法传送数据给计算机。
A、中断方式
B、程序查询方式
C、DMA方式
D、以上都不正确

5、下列有关I/O接口的叙述中，错误的是____。
A、状态端口和控制端口可以合用同一个寄存器
B、I/O接口中CPU可访问的寄存器称为I/O端口
C、采用统一编址方式时，CPU不能用访存指令访问I/O端口
D、采用独立编址方式时，I/O端口地址和主存地址可能相同

第二节客观题

1、I/0与主机交换信息的方式中，中断方式的特点是____。
A、CPU与设备串行工作，传送与主程序串行工作。
B、CPU与设备并行工作，传送与主程序串行工作。
C、CPU与设备并行工作，传送与主程序并行工作。
D、以上都不正确

2、下列各项中，叙述正确的是____。
A、中断方式一般用于处理随机出现的服务请求
B、外部设备一旦发出中断请求，便立即得到CPU响应
C、外部设备一旦发出中断请求，CPU应立即响应
D、以上都不正确

3、下列各项中，能够引起外部中断的事件是____。
A、除数为0
B、浮点运算下溢
C、键盘输入
D、以上都不正确

4、当有中断源发出请求时，CPU可执行相应的中断服务程序，可以提出中断的有____。 I.外部事件 II.Cache III.浮点数运算上溢
A、I、III
B、II、III
C、I、II
D、以上都不正确

5、以下说法错误的是____。
A、中断服务程序一般是操作系统模块
B、中断向量方法可提高中断源的识别速度
C、重叠处理中断的现象称为中断嵌套
D、中断向量地址是中断服务程序的入口地址

6、具有中断向量表的计算机中，中断向量地址是____。
A、子程序入口地址
B、中断服务程序的入口地址
C、中断服务程序入口地址的地址
D、中断程序断点

7、设置中断排队判优逻辑的目的是____。
A、产生中断源编码
B、使同时提出的请求中的优先级别最高者得到及时响应
C、提高中断响应速度
D、以上都不正确

第三节客观题

1、单重中断系统中，中断服务程序内的执行顺序是____。 I.保护现场 II.开中断 III.关中断 IV.保护断点 V.中断事件处理 VI.恢复现场 VII.中断返回
A、I→II→V→VI→VII
B、III→I→V→VII
C、IV→I→V→VI→VII
D、I→V→VI→II→VII

2、中断发生时，程序计数器内容的保护和更新是由____完成的。
A、硬件自动
B、进栈指令和转移指令
C、访存指令
D、中断服务程序

3、在中断周期中，由____将允许中断触发位置0。
A、中断隐指令
B、关中断指令
C、开中断指令
D、中断服务程序

4、中断响应是在____。
A、一条指令执行中间
B、一条指令执行开始
C、一条指令执行的任何时刻
D、一条指令执行之末

5、响应外部中断的过程中，中断隐指令完成的操作，除保护断点外，还包括____。 I.形成中断服务程序入口地址并送PC II.关中断 III.保存通用寄存器的内容
A、仅I、III
B、仅II、III
C、仅I、II
D、I、II、III

6、设置中断屏蔽标志可以改变____。
A、多个中断服务程序开始执行的顺序
B、多个中断源的中断请求优先级
C、多个中断服务程序执行完的次序
D、CPU对多个中断请求响应的优先次序

7、某计算机有4级中断，优先级从高到低为1→2→3→4。若优先级顺序修改,改后1级中断屏蔽字为1101,2级中断屏蔽字为0100,3级中断屏蔽字为1111,4级中断屏蔽字为0101,则修改后的优先顺序从高到低为____。
A、1→2→3→4
B、3→2→4→1
C、3→1→4→2
D、2→1→3→4

第五章计算方法

第一节客观题

1、设机器字长为8位，包含一个符号位，那么11110011如果是补码，其十进制真值为（）。
A、-12
B、-13
C、-14
D、-115

2、机器数10100110对应的真值是-5AH，则该机器数采用的表示形式可能是（）。
A、原码
B、反码
C、补码
D、移码

3、十六进制数1200缩小16倍是（）。
A、120
B、1200
C、12
D、9B00

4、机器数10000000所对应真值的十进制不可能是（）。
A、-128
B、-1
C、-127
D、-126

5、在机器数的三种表示形式中，符号位可以和数值位一起参与运算的是（）。
A、原码
B、补码
C、反码
D、反码、补码

6、在只有一个符号位的情况下，若X1的原码、X2的反码、X3的补码均为1111，（）。
A、X1最大
B、X2最大
C、X3最大
D、X1=X2=X3

第三节客观题

1、数据发生溢出的根本原因是（）。
A、数据的位数有限
B、数据运算中将符号位的进位丢弃
C、数据运算中将符号位的借位丢弃
D、数据运算中的错误

2、计算机内部的定点数大多用补码表示，以下是一些关于补码特点的叙述： I. 零的表示是唯一的 II. 符号位可以和数值部分一起参加运算 III. 正数不存在补码，负数的补码可用反码加1来求得 IV. 减法可用加法来实现在以上叙述中，（）是补码表示的特点。
A、I和II
B、I和II和IV
C、I和III
D、I和II和III

3、计算机内的减法是用（）来实现的。
A、将被减数加到减数中
B、从被减数中减去减数
C、补数的相加
D、从减数中减去被减数

4、定点补码加法运算中，（）时表明数据发生了溢出。
A、双符号位相同
B、双符号位不同
C、正负相加
D、两个负数相加

5、设机器数字长8位（含1位符号位），若机器数BAH为原码，则算术左移一位得（）。
A、F4H
B、74H
C、5DH
D、DDH

6、补码整数1001 0101算术右移一位后的值为（）。
A、0100 1010
B、0100 1010 1
C、1000 1010
D、1100 1010

第四节客观题

1、在布斯（Booth）算法中，如果判断位为10，则（）
A、无操作
B、加被乘数
C、减被乘数
D、置0

2、用原码乘法计算3×（-2）时，以下哪个正确（）
A、将3的原码与（-2）的原码直接相乘
B、将3的原码与（-2）的补码直接相乘
C、将3的原码与2的原码直接相乘，结果的符号位置1
D、将3的补码与（-2）的原码相乘

3、假定有4个整数用8位补码分别表示r1=FDH，r2=F2H，r3=80H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（）。
A、r1×r2
B、r2×r4
C、r1×r4
D、r2×r3

4、某字长为 8 位的计算机中，已知整型变量 x、y 的机器数分别为[x]补=11011100，[y]补=10110000。若整型变量 z=2*x+y/2，则 z 的机器数为（）
A、10010000
B、00100100
C、10101010
D、溢出

5、原码除法的加减交替方法的规则是：当余数为正时（）
A、商1，余数左移一位，减除数
B、商0，余数左移一位，加除数
C、商1，余数左移一位，加除数
D、商0，余数右移一位，减除数

第五节客观题

1、浮点加减中的对阶是指（）。
A、将较小的一个阶码调整到与较大的一个阶码相同
B、将较大的一个阶码调整到与较小的一个阶码相同
C、将被加数的阶码调整到与加数的阶码相同
D、将加数的阶码调整到与被加数的阶码相同

2、两个浮点数相加，阶码用原码表示，一个数的阶码为6，另一个数的阶码为10，则需要将阶码较小的浮点数的小数点（）。
A、左移2位
B、左移4位
C、右移2位
D、右移4位

3、若浮点数采用补码表示，加/减运算的结果为规格化数的特征是（）。
A、阶符和数符相同
B、阶符和数符相异
C、数符和尾数最高位相异
D、数符和尾数最高位相同

4、浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位(均含2位符号位)。若有两个数 x =（2^7）×(29/32)，y =(2^5)×(5/8)则用浮点加法计算x + y 的最终结果是（）。
A、00111 1100010
B、00111 0100010
C、01000 0010001
D、发生溢出

第六节客观题

1、下列有关运算器的描述中，（）是正确的。
A、只做算术运算，不做逻辑运算
B、只做加法
C、能暂时存放运算结果
D、既做算术运算，又做逻辑运算

2、运算器由许多部件组成，但核心部件是（）。
A、多路开关
B、算术逻辑单元ALU
C、数据总线
D、累加寄存器

3、加法器采用先行进位的目的是（）。
A、优化加法器的结构
B、节省器材
C、加速传递进位信号
D、增强加法器结构

4、以下关于加法器的描述中，错误的是（）。
A、多个半加器无法实现多位二进制数的加法
B、相对并行进位，串行进位的处理速度较慢
C、串行加法器只有一个全加器，并行加法器有多个全加器
D、算术逻辑单元的核心部件是加法器

第六章指令系统

第一节客观题

1、以下有关指令系统的说法中错误的是（）。
A、指令系统是一台机器硬件能执行的指令全体
B、任何程序运行前都要先转化成机器语言程序
C、指令系统是计算机软件、硬件的界面
D、指令系统和机器语言是无关的

2、在CPU执行指令的过程中，指令的地址由（）给出。
A、程序计数器PC
B、指令的地址码字段
C、操作系统
D、程序员

3、某机器采用16位单字长指令，采用定长操作码，地址码为5位，现已定义60条二地址指令，那么单地址指令最多有（）条；若采用扩展操作码，那么单地址指令最多有（）条。
A、4，64
B、6，64
C、4，128
D、6，128

4、某指令系统有192条指令，对操作码采用固定长度二进制编码，最少需要用（）。
A、4
B、8
C、16
D、32

5、一个计算机系统采用64位单字长指令，地址码为28位，如果定义了250条二地址指令，那么还可以有（）条单地址指令。
A、256M
B、512M
C、1024M
D、1536M

6、关于二地址指令以下论述正确的是（）。
A、二地址指令中，运算结果通常存放在其中一个地址码所提供的地址中
B、二地址指令中，指令的地址码字段存放的是操作数
C、二地址指令中，指令的地址码字段存放的是寄存器号
D、二地址指令中，指令的地址码字段存放的是操作数地址

第二节客观题

1、运算型指令的寻址与转移型指令的寻址不同点在于（）。
A、前者取操作数，后者决定程序的转移地址
B、后者取操作数，前者决定程序的转移地址
C、前者是短指令，后者是长指令
D、前者是长指令，后者是短指令

2、程序控制类指令的功能是（）。
A、进行算术运算和逻辑运算
B、进行主存与CPU之间的数据传送
C、进行CPU和I/O设备之间的数据传送
D、改变程序的执行顺序

3、下列哪种指令不属于程序控制指令（）。
A、无条件转移指令
B、条件转移指令
C、中断隐指令
D、循环指令

4、下列哪种指令不准用户使用（）。
A、循环指令
B、转移指令
C、特权指令
D、条件转移指令

5、零地址的运算类指令在指令格式中不给出操作数的地址，参加运算的两个操作数来自（）。
A、累加器和寄存器
B、累加器和暂存器
C、堆栈的栈顶和次栈顶单元
D、堆栈的栈顶单元和暂存器

第七章 CPU的结构与功能

第一节客观题

1、控制器的全部功能是（）。
A、产生时序信号
B、从主存取出指令并完成指令操作码译码
C、从主存取出指令、分析指令并产生有关的操作控制信号
D、以上都不正确

2、指令周期是（）。
A、CPU执行一条指令的时间
B、CPU从主存取出一条指令的时间
C、CPU从主存取出一条指令加上执行这条指令的时间
D、以上都不正确

3、下列关于计算机系统中的概念，正确的是（）。 I. CPU中包括内存数据寄存器和内存地址寄存器 II. CPU中程序计数器中存放的是操作数地址 III. CPU中决定指令执行顺序的是程序计数器 IV. 在CPU中状态寄存器对用户是完全透明的
A、I、III
B、III、IV
C、II、III、IV
D、I、III、IV

4、通用寄存器是（）。
A、可存放指令的寄存器
B、可存放程序状态字的寄存器
C、本身具有计数逻辑与移位逻辑的寄存器
D、可编程指定多种功能的寄存器

5、计算机工作的最小时间周期是（）。
A、时钟周期
B、指令周期
C、CPU周期
D、工作脉冲

6、下列说法中（）是正确的。
A、指令周期等于机器周期
B、指令周期大于机器周期
C、指令周期是机器周期的两倍
D、以上都不正确

第二节客观题

1、以下叙述错误的是（）。
A、指令周期的第一个操作是取指令
B、为了进行取指操作，控制器需要得到相应的指令
C、取指周期的主要工作是发出指令地址，取得指令
D、指令执行时有些操作是相同或相似的

2、指令周期由一个到几个机器周期组成，在第一个机器周期时（）。
A、从主存取出指令字
B、从主存取出指令操作码
C、从主存取出指令地址码
D、从主存取出指令的地址

3、由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由（）来确定。
A、指令周期
B、存取周期
C、间址周期
D、中断周期

4、以下有关机器周期的叙述中，错误的是（）。
A、通常把通过一次总线事务访问一次主存的时间定为一个机器周期
B、一个指令周期通常包括多个机器周期
C、不同的指令周期所包含的机器周期数可能不同
D、每个指令周期都包含一个中断响应机器周期

5、下列说法中正确的是（）。 1.指令字长等于机器字长的前提下，取指周期等于机器周期 2.指令字长等于存储字长的前提下，取指周期等于机器周期 3.指令字长和机器字长的长度没有任何关系 4.为了硬件设计方便，指令字长都和存储字长一样大
A、2、3
B、2、3、4
C、1、3、4
D、1、4

6、以下叙述中，错误的是（）。
A、取指操作是控制器固有的功能，不需要在操作码的控制下完成
B、所有指令的取指操作都是相同的
C、在指令长度相同的情况下，所有指令的取指操作是相同的
D、中断周期是在指令执行完成后出现的

7、CPU响应中断的时间是（）。
A、一条指令执行结束
B、I/O设备提出中断
C、取指周期结束
D、指令周期结束

8、冯·诺依曼计算机的指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（）。
A、指令操作码的译码结果
B、指令和数据的寻址方式
C、指令周期的不同阶段
D、指令和数据的存储单元

第三节客观题

1、某CPU主频为1.03GHz，采用4级指令流水线，每个流水段的执行需要1个时钟周期。假定CPU执行了100条指令，在其执行过程中，没有发生任何流水线阻塞，此时流水线的吞吐率是（）。
A、0.25*10^9条指令/秒
B、0.97*10^9条指令/秒
C、1.0 *10^9条指令/秒
D、1.03*10^9条指令/秒

2、设指令流水线由5个子部件完成，并且每个子部件的运行时间均为t，与采用等功能的非流水线处理机相比，对于连续执行8条指令，加速比为（）。
A、3
B、2
C、3.3
D、2.4

3、设指令流水线包括取指、分析、执行3个部分，且三个部分的时间分别是2ns、2ns、1ns，则50条指令完全执行完毕需要（）。
A、102ns
B、103ns
C、202ns
D、203ns

4、流水CPU是由一系列叫做“段”的处理单元组成。一个m段的流水线稳定时的CPU的吞吐能力，与m个并行部件的CPU的吞吐能力相比（）。
A、具有同等水平的吞吐能力
B、不具备同等水平的吞吐能力
C、吞吐能力大于后者的吞吐能力
D、吞吐能力小于后者的吞吐能力

5、下列描述流水CPU基本概念正确的是（）。
A、流水CPU一定是CISC机器
B、流水CPU一定是RISC机器
C、流水CPU一定是多媒体CPU
D、流水CPU是一种有效的时间并行技术

6、某计算机的指令流水线由4个功能段组成，指令流经各个功能段的时间（忽略各功能段之间的缓存时间）分别为85ns、80ns、70ns和60ns，则该计算机的CPU机器周期至少是（）。
A、90ns
B、85ns
C、70ns
D、60ns

第八章控制器设计

第二节客观题

1、微程序控制器的速度比组合逻辑控制器慢，主要是因为____。
A、增加了从主存读取微指令的时间
B、增加了从磁盘存储器读取微指令的时间
C、增加了从控制存储器读取微指令的时间
D、增加了从指令寄存器读取微指令的时间

2、微程序控制存储器属于____的一部分。
A、缓存
B、CPU
C、外存
D、主存

3、以下说法正确的是____。
A、采用微程序控制器是为了提高速度
B、微指令计数器决定指令执行顺序
C、一条微指令存放在控制器的一个控存单元中
D、控制存储器是由高速RAM电路组成

4、在微程序实现方式的计算机中，指令执行实际是一段微程序的执行，该微程序又可分为几个小段微程序，例如取指阶段、间址阶段、执行阶段等，各自对应一小段微程序，该小段微程序的执行时间对应一个____。
A、指令周期
B、机器周期
C、主频周期
D、时钟周期

5、微程序控制器中，机器指令与微指令的关系是____。
A、若干条机器指令组成的程序可由一个微程序来执行
B、每一条机器指令由若干微程序执行
C、每一条机器指令由一条微指令来执行
D、每一条机器指令由若干微指令组成的微程序来解释执行

6、关于组合逻辑控制器与微程序控制器，____。
A、组合逻辑控制器的时序系统比较简单
B、微程序控制器的执行速度比较快
C、CISC处理器常用组合逻辑控制器
D、微程序控制器更有利于指令系统升级

7、在微程序控制器中，可以形成微程序入口地址的是____。
A、机器指令的地址码字段
B、机器指令的操作码字段
C、微指令的微操作码字段
D、微指令的微地址码字段

8、某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有46个微指令，构成6个互斥类，分别包含5、14、3、8、6和10个微命令，则操作控制字段至少有____。
A、6位
B、7位
C、19位
D、20位

单元测试一

单元测试一

1、衡量计算机性能的3个最主要指标中，不包括
A、字长
B、速度
C、存储容量
D、计算机体积

2、计算机的三总结结构指的是
A、数据总线、地址总线、控制总线
B、数据总线、地址总线、片内总线
C、地址总线、控制总线、通信总线
D、片内总线、系统总线、数据总线

3、典型的集中式总线判优逻辑不包括下列哪一项
A、链式
B、独立请求式
C、协商式
D、计数器定时查询式

4、总线通信的4种方式中，哪一种仅采用了握手信号即可完成通信
A、同步
B、异步
C、半同步
D、分离式

5、下列哪种存储器掉电后信息会全部丢失
A、RAM
B、ROM
C、EEPROM
D、FLASH

6、存储器的地址译码驱动部分的功能是
A、根据地址信号找到存储单元
B、控制存储器是否工作
C、控制存储器读写
D、进行数据传送

7、动态随机存储器的刷新，不包括下列哪一种
A、集中式
B、分散式
C、直接访问式
D、异步式

8、Cache的三种映射方式中，不包括下列哪一种
A、分散映射
B、直接映射
C、全相连映射
D、组相连映射

9、采用海明码进行数据校验，不需要完成如下哪一个步骤
A、计算需要增加的检测位的位数
B、安排检测位的位置
C、确定每一个检测位的值
D、统计所有数据的长度

10、下列哪一种虚拟内存机制运行速度最快
A、页式
B、段式
C、段页式
D、采用快表的段页式

11、冯诺依曼计算机由五大部件组成，其中运算器和控制器合称为中央处理器

12、一条机器指令通常由2部分组成，分别为操作数和地址码

13、任何计算机的存储字长都是一致长度的，以字节来表示

14、所有数据运算之前，都必须先放到寄存器中

15、数据总线和地址总线都是双向传输的总线

16、同步通信依靠时钟信号来协调数据收发双方的传输节奏

17、异步总线直接采用握手信号来传输每一位数据

18、存储器的字扩展是为了解决字长不足的问题

19、相较于高位交叉编址来说，低位交叉编址的存储器速度更快

20、奇偶校验只能发现奇数位错误，无法发现偶数位错误

单元测试二

单元测试二

1、以下哪种主机和外设的通信方式效率最低
A、查询
B、中断
C、DMA
D、通道

2、中断隐指令的3个功能不包括
A、硬件关中断
B、向中断服务程序入口跳转
C、保存断点
D、识别中断优先级

3、中断的断点不可保存到如下哪个位置
A、堆栈
B、特殊寄存器
C、内存的0号单元
D、硬盘

4、DMA的工作过程不包括如下哪一项
A、查询DMA接口
B、预处理
C、数据传输
D、后处理

5、以下哪一项属于典型的输出设备
A、键盘
B、鼠标
C、显示器
D、扫描仪

6、下列哪一项属于磁表面存储器
A、RAM
B、CDROM
C、硬盘
D、优盘

7、在计算机内部进行数据表示和计算采用的是
A、原码
B、反码
C、补码
D、移码

8、关于定点数乘法，以下描述正确的是
A、乘法采用部分积左移代替了被乘数右移
B、原码乘法运行过程中符号位不参与其中
C、定点数补码乘法采用1个符号位
D、校正法是基于布斯法而设计

9、关于浮点数运算，以下描述正确的是
A、浮点数加法，尾数相加，阶码也相加
B、浮点数加法，先对阶，然后尾数相加
C、浮点数乘法，先对阶，然后尾数和阶码均相乘
D、浮点数乘法，尾数相加，阶码相乘

10、以下关于加法器的描述，正确的是
A、多个全加器可组合为多位全加器
B、多个半加器可组合为多位半加器
C、算术逻辑单元的主要组成部分是半加器
D、超前进位加法器的主要组成部分是半加器

11、在存储器和外设统一编址的情况下，依靠指令来区分内存和外设

12、中断包括可屏幕中断和不可屏蔽中断两类

13、通过硬件寻找中断服务程序入口可采用中断向量表的形式

14、可以通过中断屏蔽寄存器对可屏蔽中断进行屏蔽控制

15、响应优先级是cpu实际对各中断源请求处理的优先次序

16、在DMA的工作过程中，CPU的访存优先级高于DMA的访存优先级

17、磁盘的格式化容量大于非格式化容量

18、减去一个数，等于加这个数的补数

19、浮点数的阶码决定了浮点数的精度

20、采用定点数2位乘法的运算速度大于1位乘法