超星微处理器与嵌入式系统设计(吴献钢 信通)_1期末答案(学习通2023题目答案)
67 min read超星微处理器与嵌入式系统设计(吴献钢 信通)_1期末答案(学习通2023题目答案)
第一章测验
1、下列不属于冯.洛伊曼计算机组成部分的微处是
A、运算器
B、理器控制器
C、嵌入期末互联网
D、式系存储器
2、统设通题关于RISC与CISC的计吴叙述，下述错误的献钢信通学习是
A、前者是答案精简指令集计算机，后者是目答复杂指令集计算机
B、前者的超星指令编码长度一致，后者的微处指令编码长度通常不一致
C、前者指令集的理器设计出发点是按“单条指令完成某一步骤或环节”，后者指令集的嵌入期末设计出发点是按“单条指令完成完整的操作功能”
D、前者的式系指令数目比后者多
3、计算机的软硬件分层模型中，包括1指令系统，2数字逻辑电路，3操作系统，4MOS管，5应用软件等，从低往上的层次排列顺序是
A、14235
B、41253
C、42135
D、12345
4、下列属于计算机系统硬件的是
A、编译软件
B、异常事件处理电路
C、设备驱动程序
D、操作系统
5、被公认为计算机的基本体系架构的是
A、冯.洛伊曼计算机
B、个人计算机
C、INTEL的X86系列计算机
D、单片机
6、下列部件属于计算机外设的是
A、处理器
B、主板
C、内存条
D、硬盘
7、计算机的工作归根结底是在下列哪个部件的作用下进行的
A、控制器
B、运算器
C、存储器
D、按键
8、处理器中的控制器可实现
A、数据的存储
B、加法运算
C、奇/偶校验位的生成
D、指令译码
9、指令由操作码和操作数组成，其中操作码的作用是
A、提供操作所需要的原始数据
B、定义了具体的操作功能
C、用于存放结果
D、定义执行速度
10、处理器芯片能够直接理解并执行的指令是
A、用C语言写的源程序
B、用汇编语言写的源程序
C、操作系统
D、机器指令
11、处理器执行指令的过程包括1生成程序指针，2读存储器中的指令，3送出存储器单元的地址，4存储器的地址译码，5控制器输出控制信号，6指令译码等。指令执行的过程应该是
A、123456
B、145236
C、134265
D、132456
12、哈佛结构计算机相比于冯.洛伊曼计算机的区别是
A、增加了存储器容量
B、增加了一套独立的存储器及相关操作总线
C、提高了处理器的频率
D、增加了指令的数目
13、计算机系统的存储器按照所处位置不同，有1片内cache，2片外cache，3寄存器，4主存储器，5辅助存储器，按访问速度从高到低的顺序应该是
A、12345
B、32145
C、31245
D、31254
14、采用流水线结构的计算机相比于没有流水线结构的计算机，速度更快的原因是
A、流水线结构中有更多独立部件能够并行执行不同的功能
B、流水线结构中采用了更宽的地址总线
C、流水线结构中采用了更宽的数据总线
D、流水线结构中每条指令都优化缩短了执行时间
15、按照FLYNN分类法，以多核处理器芯片为基础的计算机架构不可能属于
A、单指令单数据
B、单指令多数据
C、多指令多数据
D、以上都不对
第一章作业
1、某测试程序在一个40 MHz处理器上运行，其目标代码有100 000条指令，由如下各类指令及其时钟周期计数混合组成，试确定这个程序的有效CPI、MIPS的值和执行时间。 指 令 类 型 指 令 计 数 时钟周期计数 整数算术 45 000 1 数据传送 32 000 2 浮点数 15 000 2 控制传送 8000 2
2、假设一条指令的执行过程分为“取指令”、“分析”和“执行”三段，每一段的时间分别为?t,2?t和3?t。在下列各种情况下，分别写出连续执行n条指令所需要的时间表达式。 （1） 顺序执行方式 （2） 仅“取指令”和“执行”重叠 （3） “取指令”、“分析”和“执行”重叠
第二章 微处理器设计技术
第二章测验
1、在 CPU 内部，用于存放将要执行的指令代码的是（ ）。
A、PC 寄存器
B、ALU
C、指令寄存器
D、指令译码器
2、以下不属于CPU内部数据通路的是( )。
A、寄存器组
B、指令译码器
C、内总线
D、算术逻辑运算部件
3、指挥运算器进行运算的部件是（ ）。
A、累加器
B、控制器
C、程序计数器
D、指令寄存器
4、程序计数器PC通常用于（ ）。
A、存放正在执行的指令地址
B、存放待取指的指令地址
C、计数指令数
D、存放操作数数值
5、微处理器内部标志寄存器的主要作用是（ ）。
A、检查当前指令执行的正确与否
B、纠正当前指令执行的结果
C、产生影响或控制某些后续指令所需的标志
D、决定CPU是否继续工作
6、计算机将要执行的程序段（包括代码和数据）应安排在（ ）部件中。
A、硬盘
B、内存
C、寄存器
D、端口
7、微程序控制器中，下列说法正确的是（ ）。
A、一条机器指令由一条微指令来解释执行
B、一条机器指令由一段微程序来解释执行
C、若干条机器指令组成的程序可由一段微程序来执行
D、一条微指令由若干条机器指令组成
8、微程序控制器的特点是（ ）。
A、设计开销比随机逻辑控制器更大
B、控制单元的输入和输出之间的关系被视为一个存储系统
C、适合简单指令集的情况
D、逻辑门数目达到最小化的设计
9、以下不符合RISC系统特点的是（ ）。
A、指令编码长度固定
B、通用寄存器数量较多
C、为降低复杂度尽量不使用流水线
D、运算类指令不能访问存储器
10、完成相同的运算任务，如果RISC执行速度优于CISC，其主要原因很可能是( )。
A、RISC更易于使用流水线技术
B、RISC指令集中的指令数较少
C、程序在RISC上编译的目标目标程序较短
D、RISC功能简单
11、指令寻址方式通常是指获取（ ）的方式。
A、指令内容
B、操作数或者操作数地址
C、指令地址
D、内存单元
12、指令系统中采用不同寻址方式的目的主要是（ ）。
A、实现存储程序和程序控制
B、提供扩展操作码的可能并降低指令译码难度
C、可以直接访问外存
D、缩短指令长度，扩大寻址空间，提高编程灵活性
13、以某个寄存器中存放的数值作为操作数的存储单元地址，这种寻址方式称为（ ）。
A、立即寻址
B、存储器直接寻址
C、寄存器间接寻址
D、寄存器直接寻址
14、在下列指令系统的各种寻址方式中，获取操作数最快的是（ ）。
A、存储器直接寻址
B、基址变址寻址
C、寄存器间接寻址
D、寄存器直接寻址
15、与存储器映像编址方式相比，I/O端口的独立编址方式具有（ ）特点。
A、地址码较长
B、需专用的I/O指令
C、译码电路较简单
D、端口可寻址范围较小
16、单纯从理论出发，计算机的所有功能都可以交给硬件实现，也可以采用软硬件相结合来实现。完成同样的功能和任务，纯硬件实现的特点是( )。
A、速度快，灵活性适应性好
B、速度快，灵活性适应性差
C、速度慢，灵活性适应性好
D、速度慢，灵活性适应性差
17、指令流水线各段之间都设置了寄存器，其最主要的作用是（ ）。
A、缓冲，驱动增强
B、匹配段间差异
C、避免流水线冲突
D、暂存中间结果，实现并行操作
18、关于理想流水线的说法错误的是（ ）。
A、流水线深度一般就是指流水线段数
B、流过流水线的指令越多，流水线吞吐率越高
C、流水线最大加速比等于流水线段数
D、流过流水线的指令越多，流水线效率越高
19、对于一个理想的标准3级流水线，忽略寄存器延迟时间，第一、二、三个段的延时为下面哪个选项时，指令的吞吐量最大（ ）。
A、50ps,100ps,150ps
B、50ps,100ps,160ps
C、30ps,100ps,150ps
D、60ps,100ps,120ps
20、指令流水线存在的相关性可能会引起流水线的停顿，从而影响流水线的性能和效率，其中可以采用分支预测方法来缓解的是（ ）。
A、数据相关
B、结构相关
C、控制相关
D、名字相关
21、以下所列提高微处理器系统性能的技术，说法不正确的是（ ）。
A、采用流水线结构后每条指令的执行时间明显缩短
B、增加Cache后CPU与存储系统交换数据的速度得到提高
C、提高主机时钟频率后加快了指令执行速度
D、引入虚拟存储技术后扩大了用户可用内存空间
22、和冯诺依曼结构相比，哈佛结构最本质的特点是（ ）。
A、计算机内部信息表示不必使用二进制
B、程序无需存储在存储器中
C、指令存储和数据存储分开，使用两套独立总线访问
D、存储器中的数据访问和指令读取必须串行进行
23、下面关于超标量结构的说法正确的是（ ）。
A、芯片内部集成的晶体管数超过 100 万个，功耗很大
B、不仅能进行 32 位运算，也能进行 64 位运算
C、数据传输速度很快，每个总线周期最高能传送 4 个 64 位数据
D、内部可含有多条指令流水线和多个执行部件，CPI有可能小于1
24、32位计算机通常是指（ ）。
A、地址总线位数是32位
B、控制总线的位数是32位
C、CPU内部寄存器的个数是32个
D、数据总线的位数是32位
25、一台非流水机器的时钟周期是10ns。测试程序中的ALU指令和分支指令需要4个时钟周期，存储操作指令需要5个时钟周期，以上指令的比例40%、20%和40%。将它升级改造为4级流水线后，时钟周期(即流水线拍长)变为11ns，其加速比等于（）。
A、4.5
B、3.5
C、4.0
D、5.0
第二章作业
1、一个时钟频率为2.5 GHz的非流水式处理器，其平均CPI是4。此处理器的升级版本引入了5级流水。然而，由于如锁存延迟这样的流水线内部延迟，使新版处理器的时钟频率必须降低到2 GHz。 (1) 对一典型程序，新版所实现的加速比是多少？ (2) 新、旧两版处理器的MIPS各是多少？
2、微码体系结构与随机逻辑体系结构有什么区别？
第三章 总线技术与总线标准
第三章测验
1、以下常用总线标准中，不属于片内总线的是（ ）。
A、PCI
B、AMBA
C、Avalon
D、Core Connect
2、键盘接口连接片内AMBA总线时，应连接到（ ）总线上。
A、ASB
B、AHB
C、APB
D、SoC
3、在计算机系统三总线结构中，用于传送读/写信号的是（ ）。
A、地址总线
B、数据总线
C、控制总线
D、以上都不对
4、微处理器地址总线宽度为32位，则其内部数据总线的宽度（ ）。
A、16位
B、32位
C、64位
D、与地址总线没有必然联系
5、下述处理器的指标中，（ ）与系统数据通路宽度无关。
A、字长
B、数据线宽度
C、地址线宽度
D、寄存器宽度
6、按总线共享原则，为避免信号逻辑的混乱和器件的损坏，（ ）一个以上的输出引脚共享一条信号线。
A、禁止
B、允许
C、当引脚较少时允许
D、当输出引脚有三态功能时允许
7、片内AMBA总线中， APB桥是（ ）。
A、支持突发传输数据的
B、AHB高性能系统的中枢
C、APB中的唯一总线主机
D、一种总线仲裁器
8、通常所说的32位微处理器是指（ ）。
A、地址总线的宽度为32位
B、处理的数据长度只能为32位
C、通用寄存器数目为32个
D、CPU字长为32位
9、CPU对存储器完成一次读操作所需的时间称为一个（ ）。
A、指令周期
B、总线周期
C、时钟周期
D、中断周期
10、RS-232C标准规定逻辑“0”和“1”之间有6V以上的电压差，其主要意义在于（ ）。
A、能兼容TTL电平
B、能简化电路设计
C、能直接和电话线相连
D、能提高抗干扰能力
11、以下常用总线标准中，（ ）是同步串行总线。
A、RS-232C
B、SPI
C、PCI
D、ISA
12、IIC总线的数据传输采用的是（ ）方式。
A、单工
B、半双工
C、全双工
D、多工
13、若下列字符码中有奇偶校验位，但没有数据错误，那么采用偶校验的字符码是（ ）。
A、11111011
B、11010110
C、11100001
D、11101001
14、一般来说，同步串行通信比异步串行通信的实际传输效率高，其原因是同步串行通信（ ）。
A、利用了同一时钟信号
B、纠错能力强
C、协议开销小，附加数据少
D、协议更简单
15、串行接口电路中波特率因子为64，则接收端在确定起始位后应每隔（ ）个时钟周期对串行数据接收线采样一次。
A、8
B、16
C、32
D、64
16、下列各项中，不是同步总线协定特点的是（ ）。
A、不需要应答信号
B、各部件的存取时间比较接近
C、总线长度较短
D、总线周期长度可变
17、异步通信方式工作中，设置波特率因子为32，字符长度为8位（含1位奇校验位），起始位1位，停止位为2位，每秒传输200个字符，则它的传输速率和收/发时钟频率分别为（ ）。
A、2200 bps，70.4 kHz
B、2200 bps，35.2 kHz
C、200 bps， 8.8 kHz
D、2400 bps，38.4 kHz
18、在同步通信的一个总线周期中（ ）。
A、先传送数据，再传输地址
B、先传送地址，再传输数据
C、只传输数据
D、只传输地址
19、下面关于总线的叙述中，错误的是（ ）。
A、总线位宽指的是总线能同时传送的最大数据位数
B、总线标准是指总线传送信息时应遵守的一些协议与规范
C、PCI总线不支持突发成组传送
D、总线带宽是指单位时间内总线上可传送的最大数据量
20、系统数据通路宽度是指（ ）。
A、能一次并行传送的数据位数
B、可依次串行传送的数据位数
C、单位时间内可传送的数据位数
D、能一次并行传送的数据最大值
21、下列选项中（ ）是串行总线。
A、PCI
B、ISA
C、EISA
D、SATA
22、RS-232C的数据传输采用的是（ ）方式。
A、单工
B、半双工
C、全双工
D、多工
23、某CPU的前端总线频率为100 MHz，总线周期数为1/4，位宽为64 bits，该总线的带宽为（ ）MB/s
A、200
B、800
C、1600
D、3200
24、在总线时序中，对于快速存储器的总线访问，使用统一的时钟进行传输控制，且不需要插入等待周期，该类总线属于（ ）。
A、同步总线
B、异步总线
C、半同步总线
D、周期分列式总线
25、下列总线标准中，属于并行总线的是（ ）。
A、PCI-E
B、1394
C、PCI
D、SATA
26、以下常用总线标准中，属于异步串行总线的是（ ）。
A、UART
B、SPI
C、IIC
D、ATA
27、异步串行接口电路中波特率因子为64，则接收方在（ ）个采样周期内连续接收到低电平后方可确定起始位。
A、8
B、16
C、32
D、64
28、USB总线得到了广泛的使用，其中的原因有（ ）。
A、它是串行总线
B、作为串行总线，它虽然比并行总线数据传输率低，但可靠
C、接口连线少，速率高，可靠，使用方便
D、接口协议比并行接口简单，方便开发
第三章作业
1、串行总线传输方式特点是什么？其发送时钟和接收时钟与波特率有什么关系？
2、总线传输方式有哪几种？同步总线传输对收发模块有什么要求？什么情况下应该采用异步传输方式，为什么？
3、什么是总线周期？对多主控系统，总线周期分为哪几个阶段？每个阶段主要完成什么任务？
4、异步串行通信发送时钟和接收时钟与波特率有什么关系？
第四章 存储器子系统
第四章测验
1、下列常见的存储设备，不属于半导体存储器件的是（ ）。
A、内存
B、固态硬盘
C、U盘
D、机械硬盘
2、存储体系结构中包含主存、Cache、CPU内部寄存器、硬盘等存储设备，按照CPU存取速度，由快到慢依次是（ ）。
A、Cache、主存、CPU内部寄存器、硬盘
B、CPU内部寄存器、Cache、主存、硬盘
C、CPU内部寄存器、主存、Cache、硬盘
D、主存、CPU内部寄存器、Cache、硬盘
3、计算机存储子系统采用分级存储体系的主要目的是（ ）。
A、便于系统升级
B、便于读写数据
C、便于减小机箱体积
D、便于解决存储容量、速度和价格之间的矛盾
4、微型计算机中的Cache通常采用（ ）基本存储单元构造。
A、SRAM
B、DRAM
C、Flash
D、EPROM
5、在主存储器设计过程中，下列属于系统结构范畴的问题是（ ）。
A、主存的时钟频率
B、主存的容量和编址模式
C、是否使用多体交叉
D、是否采用MOS
6、与内存储器相比，外存储器的特点是（ ）。
A、容量大、速度快、成本高
B、容量大、速度慢、成本低
C、容量小、速度快、成本高
D、容量小、速度快、成本低
7、半导体存储器Flash是指（ ）。
A、可编程只读存储器
B、可擦除可编程只读存储器
C、随机读写存储器
D、闪速存储器
8、下列关于静态RAM与动态RAM的说法中，错误的是（ ）。
A、静态RAM容量小，速度快
B、动态RAM容量大，速度慢
C、动态RAM需要定期刷新
D、静态RAM用于构成主存
9、将32位的数据0x12345678，存入0x80000000开始的内存单元，如果采用大端模式，则在0x80000003单元存放的数据是（ ）。
A、0x12
B、0x34
C、0x56
D、0x78
10、下列存储器件中，掉电后其中信息不会丢失的是（ ）。
A、Cache
B、SRAM
C、DRAM
D、Nand Flash
11、在多级存储体系结构结构中，Cache-主存结构主要解决的矛盾是（ ）。
A、速度与容量
B、容量与成本
C、速度与成本
D、以上都是
12、Cache技术和虚拟存储技术的相同点不包括（ ）。
A、均通过硬件技术实现
B、以访问局部性原理为基础
C、采用类似的调度策略
D、对用户均是透明的
13、下列说法中正确的是（ ）。
A、虚拟存储技术提高了计算机的速度
B、Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分
C、Cache功能全部由硬件实现
D、主存是由易失性的随机读写存储器构成的
14、在低位四体交叉存储器中，若处理器要访问的地址（十进制）为3、6、9、12、…、300，则该存储器比单体存储器理论平均访问速度提高（ ）倍。
A、1
B、2
C、3
D、4
15、某存储器的数据线宽度为32bit，地址线宽度为24bit，则该储存器的存储容量为（ ）。
A、16MB
B、32MB
C、64MB
D、128MB
16、若需要扩展64K容量的内存，下面几种方案从总线负载和系统连接复杂性角度考虑，最好的是（ ）。
A、采用8片64K×1bit的芯片
B、采用8片8K×8bit的芯片
C、采用8片16K×4bit的芯片
D、上述三种方案都一样
17、下列ROM芯片地址输入端为8，数据输出端为4的是（ ）。
A、16×4bit
B、32×8bit
C、256×4bit
D、512×8bit
18、若某8位计算机系统的存储器地址空间为0x0000~0x3FFF，则系统的存储容量为（ ）。
A、4KB
B、8KB
C、16KB
D、32KB
19、某微机系统中具有16根地址线，8根数据线，现采用SRAM6264(8k*8bit) 存储芯片组成存储系统，要得到最大存储容量，需要的存储芯片个数是（ ）。
A、8
B、16
C、32
D、64
20、20. 若某系统有16条地址线，字长为8位，现用 SRAM2114(1K*4)存储芯片组成存储系统，试问采用线选译码时最多可以扩展（ ）片2114存储芯片。
A、12
B、20
C、24
D、32
第四章作业
1、由一个具有8个存储体的低位多体交叉存储体中，如果处理器的访存地址为以下八进制值。求该存储器比单体存储器的平均访问速度提高多少（忽略初启时的延时）？ （1）1001，1002，1003，…，1100 （2）1002，1004，1006，…，1200 （3）1003，1006，1011，…，1300
2、对于一个有16根地址总线的微处理器系统中，采用8K*1位存储芯片形成64KB存储器，试给出每个芯片的地址范围。
3、已知某计算机控制系统中RAM容量为4K×8位，首地址为0x4800，则其最后一个单元的地址为多少（要求给出计算过程）？
4、若某系统有24条地址线，字长为8位，其最大寻址空间为多少？现用 SRAM2114(1K*4)存储芯片组成存储系统，试问采用线选译码时需要多少个2114存储芯片？
第五章 输入输出系统
输入输出系统单元测验
1、I/O接口按时序控制方式可分为同步接口和异步接口，这两类接口的区别是
A、数据传输是否由统一的时序信号控制
B、是否存在握手机制
C、数据传输过程中是否可使用于仲裁机制
D、数据传输过程中是否需要CPU介入
2、I/O接口中，必不可少的端口是
A、控制端口
B、状态端口
C、地址端口
D、数据端口
3、某微机系统中，存储器地址为0x0000~0x1FFF，并行接口芯片地址为0x0100~0x0103，该系统中I/O编址方式为
A、统一编址
B、独立编址
C、全译码编址
D、部分译码编址
4、直接存储器访问（DMA）方式访问接口的优点在于
A、传输过程中不需要经过系统总线
B、由CPU控制数据传输的全过程
C、需要进行数据传输时外设通知CPU开始传输
D、数据传输过程中不需要CPU介入
5、在CPU响应某一中断的过程中，若希望禁止其他中断应设置
A、中断现场
B、中断向量
C、中断断点
D、中断屏蔽标志
6、中断响应过程中，若CPU需要在处理完成后回到断点处继续执行，需要进行
A、现场保护
B、设置中断向量
C、中断屏蔽
D、中断优先级判断
7、CPU根据什么判断当前中断产生的原因
A、中断断点
B、中断类型号
C、中断向量
D、键盘输入
8、若需要设计一个拥有80个按钮的键盘，最经济的方式是使用什么结构
A、80线线性键盘
B、9*9矩阵键盘
C、10线动态线性键盘
D、8*8矩阵键盘
9、CPU实现异步串行发送功能时，接口中一定会用到的是电路模块是
A、同步控制器
B、3-8译码器
C、串并转换器
D、并串转换器
10、下列器件中，不属于外设的是
A、打印机
B、内存
C、扫描仪
D、显示器
11、为了提高处理器对外设的响应效率，处理器与外设之间应采用
A、无条件传输
B、条件查询
C、中断传输
D、DMA传输
12、对于需要在外设与存储器之间进行大批数据高速传输的情况，下列最合适的方式是
A、无条件传输
B、条件查询
C、中断传输
D、DMA传输
13、处理器发送给外设的命令数据，一般会存放在接口电路中的哪一类端口里
A、控制端口
B、数据端口
C、状态端口
D、地址端口
14、下列各种方式中，无需CPU执行指令的数据传输方式是
A、无条件
B、查询
C、DMA
D、中断
15、使用程序查询方式进行数据传输时，导致微处理器效率低下的主要原因是
A、处理器需要不停地读取外设状态，并进行判断才能决定是否进行数据传输
B、需要传输的数据量大
C、数据传输前中需要保存工作状态
D、数据传输前中需要恢复工作状态
16、中断控制传输的特点是
A、数据传输由外设主动发起
B、数据传输由处理器主动发起
C、在发起和传输整个过程中不需要CPU介入
D、传输速率快
17、I/O端口采用统一编址的特点是
A、可使存储器地址空间最大化
B、可使端口地址空间最大化
C、需要专门的信号线来区分地址总线上出现的是存储单元地址还是端口地址
D、存储器与端口可以采用相同的指令访问
18、关于微处理器的系统地址总线，以下说法正确的是
A、可用于对接口内不同端口进行地址译码
B、可用于在微处理器与控制端口之间传送信息
C、可用于在微处理器与数据端口之间传送信息
D、可用于在微处理器与状态端口之间传送信息
19、关于I/O接口电路中保存的控制信息，说法正确的是
A、来自微处理器系统地址总线
B、来自微处理器系统数据总线
C、来自微处理器系统状态总线
D、来自外设
20、关于I/O接口电路中保存的外设状态信息，说法正确的是
A、可以利用系统地址总线送给处理器
B、可以利用系统数据总线送给处理器
C、必须利用系统控制总线送给处理器
D、必须利用专用总线送给处理器
21、对于某低速外设，微处理器希望只有当外设准备好数据后才与之进行数据交互。要完成这种数据传输需求，最好选用
A、无条件传送
B、查询传送
C、中断传送
D、DMA传送
22、关于微处理器系统中的中断技术，以下说法正确的是
A、能够减轻外设负担
B、能够减轻微处理器负担
C、能够使数据传输速率达到最高
D、能够增加数据交换精度
23、在微处理器系统中，中断向量通常是指
A、中断服务程序的入口地址
B、中断源的优先级
C、中断发生的先后顺序
D、中断源的类型编号
第五章作业
1、某微处理器系统有8个I/O接口芯片，每个接口芯片占用8个端口地址。若起始地址为0x9000，8个接口芯片的地址连续分布，用74LS138作为译码器，试画出端口译码电路图，并说明每个芯片的端口地址范围。
2、CPU与I/O设备之间的数据传送有哪几种方式？每种工作方式的特点是什么？各适用于什么场合？
3、常用的中断优先级的管理方式有哪几种？分别有哪些优缺点？
4、某外设向CPU发出了中断请求，但没有收到响应，可能的原因有哪些？
第六章 ARM嵌入式系统开发技术
第六章单元测验
1、ARM最小系统中复位电路主要用于产生：
A、一定时长的低电平信号。
B、一定时长的高电平信号。
C、恒定的低电平信号。
D、恒定的高电平信号。
2、ARM系统使用的片内总线是：
A、AMBA
B、PCI
C、USB
D、Wishbone
3、ARM组成的电路系统中，处理器所处的位置最准确的描述是：
A、SOC芯片内
B、I/O接口芯片内
C、SOC芯片外
D、存储芯片内
4、若需要通过串口与ARM芯片通信，下面哪个步骤是必须的：
A、将串口线与芯片对应管脚连接
B、外接专用串口芯片与ARM外部总线连接
C、外接专用串口芯片与ARM SPI总线连接
D、将串口线与芯片电源脚连接
5、下面哪个描述的是ARM的软件体系
A、ARMv7
B、ARM7TDMI
C、ARM9EJ-S
D、ARM11
6、下列哪个模块不是ARM系统运行时必须的。
A、外围应用接口
B、电源模块
C、复位模块
D、时钟模块
7、在芯片电源脚连接的线路上加入电容，并使其靠近芯片，这样做的目的不正确的是：
A、提高芯片的运行速度
B、减小电源电压的波动
C、增加电流抵抗瞬时变化的能力
D、降低数字电路信号变化带来的噪声
8、MT48LC16M16这一款DDR芯片地址线有13根，数据线有16根，若与总线位宽为16位的系统连接。按字节编址的情况下该芯片的A0脚应当跟系统总线中哪一个脚连接？
A、A1
B、A0
C、A2
D、D0
9、程序员编写的程序，在ARM系统中运行时，存放在哪个模块中？
A、存储模块
B、硬盘模块
C、JTAG模块
D、时钟模块
10、在S3C2410中，下面时钟哪个频率最高？
A、FCLK
B、HCLK
C、PCLK
D、UCLK
11、GPIO控制器所在位置描述最准确的是：
A、ARM SOC芯片中
B、ARM内核中
C、ARM系统的Cache中
D、ARM系统的DMA中
12、ARM中访问特殊功能寄存器的方法与访问下列哪种设备一致。
A、内存
B、寄存器
C、Cache
D、以上都不对
13、ARM中对特殊功能寄存器的描述哪一项是对的？
A、采用地址映射编址
B、采用独立编址
C、可不通过地址访问
D、若操作数在这类寄存器内，访问时的寻址方式是立即数寻址
14、在S3C2440芯片上，若要使用G组GPIO的7脚进行输出，则下面哪个步骤可行：
A、写0x6341到GPGCON寄存器
B、写0x8239到GPGCON寄存器
C、写0x0522到GPGCON寄存器
D、写0x3333到GPGCON寄存器
15、下列关于串行通信时，产生通信的两个设备的连接方法，说法最准确的是？
A、一个设备的TXD脚和RXD脚分别接另一设备的RXD脚和TXD脚
B、一个设备的TXD脚和RXD脚分别接另一设备的TXD脚和RXD脚
C、TXD和RXD信号混接不影响通信
D、以上答案均不对
16、若串行通信的两个设备中一设备设置为：波特率115200，8位数据位，1位停止位，1位奇校验，则另一设备的波特率因子为16，其余设置应为：
A、波特率115200，8位数据位，1位停止位，1位奇校验
B、波特率7200，8位数据位，1位停止位，1位偶校验
C、波特率115200，8位数据位，1位停止位，1位偶校验
D、波特率7200，8位数据位，1位停止位，1位奇校验
17、若S3C2440芯片与另一设备使用串口通信，该芯片配置为波特率115200，8位数据位，1位停止位，1位奇校验，若该芯片使用PCLK作为波特率产生时钟，且PCLK的频率为100MHz，则应当选取以下哪个值作为UBRDIV的值。
A、54
B、36
C、53
D、35
18、S3C2440芯片串口0工作在非FIFO模式下，下面哪段代码能检查当前是否接收到数据？ 注：下述等号后的名称与S3C2440数据手册定义的寄存器一致。
A、LDR R0, =UTRSTAT0 LDR R1, [R0] TST R1, 0x01
B、LDR R0, =UFSTAT0 LDR R1, [R0] AND R1, R1, 0x3F TST R1, 0
C、LDR R0, =UTRSTAT0 LDR R1, [R0] TST R1, 0x10
D、LDR R0, =UFSTAT0 LDR R1, [R0] AND R1, R1, 0x3F00 TST R1, 0
19、S3C2440芯片串口与计算机串口进行连接，必须完成以下哪个任务：
A、接入电平转换芯片，将UART信号转换为RS232信号
B、接入噪声过滤芯片，过滤线路中引入的噪声
C、接入变频芯片，将UART信号频率转换为电脑频率
D、直接连接
20、ARM最小系统上电后由电源模块产生复位信号，随后ARM芯片将进行以下何种操作？
A、产生复位异常，并由该异常处理自动将PC设置为0x00000000，并从此处开始执行。
B、跳转到0x10000000执行。
C、产生复位异常，并由该异常处理自动将PC设置为0xFFFFFFFF，并从此处开始执行。
D、跳转到0xFFFFFFFF执行。
21、异常向量表内一般保存的是：
A、对应异常服务程序的入口地址
B、对应异常的类型号
C、对应异常的原因
D、以上都不对
22、在基于循环的嵌入式程序中，若某模块因等待任务执行，无法跳出内部循环，对该状态描述不正确的是：
A、中断机制能够让该循环退出
B、其他模块无法执行
C、浪费CPU执行时间
D、外部请求无法响应
23、嵌入式操作系统不能管理的部件是以下哪个？
A、寄存器
B、内存
C、文件
D、外设
24、Linux操作系统中驱动程序对某个设备文件提供的操作不包括哪一个？
A、删除
B、读取
C、写入
D、控制
25、下列对基于循环的应用程序描述中不正确的是？
A、多个任务可以同时运行
B、各模块运行顺序固定，无法设置优先级
C、各模块运行时间不确定，可能造成一个任务独占CPU
D、编程难度小
第六章单元作业
1、在某采用小端存储的S3C2440系统中，处理器外设时钟PCLK=66.68MHz，使用其UART1接口实现串行通信，要求传输速率19200bps，不使用FIFO，关闭流控制，帧格式：8位数据位，2位停止位，偶校验。试编写关键的初始化程序语句。
2、ARM处理器中，PC、CPSR和SPSR寄存器的作用各是什么？
3、哪些特征是ARM和其他RISC体系结构所共有的？
4、ARM指令中的第二操作数有哪几种表示形式？举例说明。
5、指出MOV指令与LDR加载指令的区别及用途。
6、写一段汇编代码判断R1的值是否大于0x30 , 是则将R1减去0x30。
