中国大学计算机组成原理_24答案(慕课2023完整答案)

中国大学计算机组成原理_24答案(慕课2023完整答案)

点击查看答案

第1章 计算机系统概述

1.4 计算机的中国整答性能评价指标随堂测验

1、某程序P编译生成的大学目标代码包括A，B,计算机组 C, D四类，比例分别为43%，成原21%，理答12%，案慕案24%,课完 CPI分别为1、2、中国整答2、大学2。计算机组现重新优化程序，成原新目标代码中A类指令数量较少了50%，理答其他类型指令不变。案慕案假定程序P在主频为50MHz的课完计算机上执行，则优化前后的中国整答MIPS分别是（ ）
A、25.4MIPS和30.5MIPS
B、31.8MIPS和28.9MIPS
C、33.1MIPS和29.2MIPS
D、35.6MIPS和32.8MIPS

单元测验 - 【第1章】

1、对于第一台电子数字计算机ENIAC，下列描述正确的是（ ）
A、存储器采用的是磁芯存储器
B、中央处理器把运算器和控制器做在同一个芯片中
C、基本元器件为体积很大的真空电子管
D、采用的是冯若依曼体系结构

2、冯诺依曼关于现代计算机体系的理论贡献中,最重要的一点是( )
A、采用二进制代码来表示各类信息
B、首次提出了存储程序的思想;
C、他首次提出了把计算机划分为5个主要部件的结构方案
D、提出了指令的并行执行思路;

3、下列关于计算机的描述，错误的是( )
A、第一台微型计算机MCS-4，由intel公司1971年研制成功
B、天河系列超级计算机，属于松散偶合型大型多机系统;
C、第一台严格意义上的电子计算机，是1946年在宾西法尼亚大学研制成功.
D、现代计算机的体系架构，已经彻底不采用冯诺依曼体系

4、我国的计算机起步较晚，为国防科技作出了重大贡献并被誉为“功勋计算机”是( )
A、大型晶体管计算机109乙
B、大型晶体管计算机109丙
C、银河系列巨型计算机
D、天河系列的超级计算机

5、下列关于计算机软硬件系统描述，其中错误的是( )
A、操作系统是计算机软硬件层次的分界面。
B、计算机系统主要由软件和硬件构成，两者互为依托和补充。
C、指令系统是计算机软硬件层次的分界面。
D、计算机的软硬件功能是逻辑等价的，因此某些软硬件模块可以固化或者软化。

6、通常，计算机的机器字长是由下列因素来确定( )
A、指令字的长度
B、数据字的长度
C、内部寄存器的位宽度
D、总线的位宽度

7、下列关于计算机中“频率”的几个概念描述，其中正确的是( )
A、外频也就是系统时钟的频率，也是CPU的工作频率
B、计算机外围设备的工作频率和计算机的外频没有任何关系
C、CPU的主频越高，CPU执行指令的速度也就越快
D、CPU的工作频率就是CPU主频，它决定了CPU执行每一步操作的工作频率

8、下列对计算机中的信息进行数字化表示的各项描述中， 错误的是( )
A、只有0、1两种表达符号，便于用户直接识读
B、能用数字逻辑技术进行处理
C、抗干扰能力强，可靠性高
D、物理器件上容易实现信息的表示与存储

9、下列对多机系统进行描述的各项中，错误的是（ ）
A、紧密偶合型多机系统中，处理器不仅有自己的专用主存，还可以和其它处理器一起共享系统主存；
B、松散偶合型多机系统，各处理器之间依靠高速通信链路交互数据；
C、松散偶合型多机系统中，任何一个处理器都可以和其它处理器一起共享全局主存;
D、紧密偶合型多机系统中，各处理器之间也像松散耦合多机系统一样依靠高速总线相互传输数据;

10、已知CPU主频是1.6GHz，某类指令T1的CPI=4，T2的CPI=8，下列关于MIPS的描述，正确的是（ ）
A、CPU执行T1时，指令的执行速度约为400MIPS
B、CPU执行T2时，指令的执行速度约为200MIPS
C、如果一段程序中只有T1类型指令（占60%）和T2类型指令（占40%），则指令的执行速度约为286MIPS
D、以上各项全部正确。

11、某设备接口的数据位宽64，工作频率2600MHz，CPU主频3.2GHz，则设备带宽约为（ ）
A、166400MBps
B、20800MBps
C、204800MBps
D、25600MBps

12、下列对各类总线的描述中，错误的是（ ）
A、FSB也称为前端总线，它通常用来在处理器和北桥芯片组之间高速传输数据，它的带宽会对处理器的指令执行速度有直接影响
B、DMI也就是直接媒体接口总线，通常用在芯片组之间高速传输数据
C、QPI也称为快速通路互连总线，一般用在多个外部设备之间传输数据
D、USB也就是通用串行总线，常用于移动设备和主机之间的数据传输

13、下列对天河二号超级计算机（超算）的各项描述，其中错误的是（ ）
A、24个存储机柜，最大存储容量可达12.4TB
B、每个主板上同时部署两个计算节点，整机最多可以部署16000个计算节点
C、总体架构上可分成：管理集群、存储集群、通信集群和计算集群
D、技术创新点主要体现在超算的体系架构设计、通信网络和资源的分配、调度、协同等方面，因此获得了优异的整体计算能力，峰值速度接近55PFLOPS

14、有三款单核处理器分别执行同一个程序，各项技术指标如下。 CPU1：时钟频率2.0GHz、CPI=1.5； CPU2：时钟频率1.5GHz、CPI=1.0； CPU3：时钟频率3.0GHz、CPI=2.5； 问题（1）：这三款处理器,哪款的执行速度相对更快一些? （ ）
A、CPU1
B、CPU2
C、CPU3
D、题目中的条件不足，无法判断

15、题干同第14题。 问题（2）：如果每个处理器执行其它程序，都花费了10秒,则下列描述错误的是（ ）
A、CPU1经历过的时钟周期数为20G，执行的指令数量为13.3G条；
B、CPU2经历过的时钟周期数为15G，执行的指令数量为15.0G条；
C、CPU3经历过的时钟周期数为30G，执行的指令数量为12.0G条；
D、选项A、B、C全部都错。

16、下列关于FLOPS的各项描述中，肯定错误的是（ ）
A、FLOPS通常可以通过在计算机上运行基准程序测试得到，比如LINPACK程序。
B、FLOPS指的是处理器每秒可以执行完成的浮点运算指令的数量。
C、FLOPS通常用于在科学计算机中用来评价计算机的计算速度。
D、FLOPS通常指的是处理器每秒可以执行完成的浮点运算的次数。

17、下列对计算机的未来发展趋势预测，正确的是（ ）
A、巨型化，比如面向超大规模数据处理的超算系统。
B、微型化，比如越来越小的一体化便携电脑。
C、智能化，比如各种具备人类智能的计算机。
D、以上各项都是可能的发展趋势。

18、CPU是计算机系统的核心部件，下列部件中肯定不包含在CPU内部的部件是（ ）
A、运算器
B、缓存（CACHE）
C、寄存器
D、主存

19、下列存储部件中，不属于计算机三级存储体系范畴的是（ ）
A、缓存（CACHE）
B、硬盘
C、寄存器组
D、主存

20、假设有两个处理器A和B，两者的负载电容比等于0.8、电压比等于0.9、工作频率比等于1.2，则两者的功耗比约是（ ）
A、0.64
B、0.78
C、0.86
D、0.91

21、早期的计算机因为技术落后，普遍采用单总线结构，现代计算机几乎不再使用单总线结构了。

22、CPU的功耗包括动态功耗和静态功耗，其中动态功耗P取决于元器件的负载电容C、工作电压U和工作频率f，动态功耗的估算公式可以表示为：P=C×U×f

23、计算机的存储容量，可以用KB、MB、GB、TB、PB等单位来表示，相邻两者之间存在2^10倍的数值关系。

24、只要提高CPU的主频，就能提升计算机的整体计算能力。

25、在电子管计算机中，运算器和控制器是单独存在的，技术工艺上还不能把两者集成在一个芯片上，体积和功耗通常都很大，因此不能称之为“微处理器”。

26、题干同第14题。 问题（3）：假设处理器在执行同一个程序时，执行时间减少了40%，相应会使CPI随之增加20%，那么CPU1的频率应该增加到_______GHz，才能满足执行时间减小40%的要求。

27、计算机系统使用主频为3.7GHz的CPU执行一个应用程序时，这段程序中相关指令的统计情况如题后所示。假设该程序由1000个指令构成，程序执行过程中将多次占用64位并行总线向外围设备累计共输出3.2KB数据，系统总线的工作频率为800MHz。 传送指令： 占比30%，CPI=6 加法指令： 占比45%，CPI=10 转移指令： 占比10%，CPI=5 其它指令： 占比15%，CPI=4 问题（1）：CPU执行这个程序时，获得的平均CPI = ______

28、题干同第17题。 问题（2）：CPU执行这个程序时，其获得的IPS指标= _______ MIPS

29、题干同第17题。 问题（3）：CPU执行这个程序时，消耗的总时间为_______微秒us

30、题干同第17题。 问题（4）：占用总线传输数据的时间与程序执行的确总时间的比值约为_______%

第2章 数据的表示、运算与校验

单元测验 - 【第2章】

1、对真值为-0111的二进制整数，其字长为5位的二进制补码和十进制的真值分别是（ ）
A、00111、+7
B、10111、+7
C、11001、-7
D、11000、-7

2、字长8位的某二进制补码整数为11011010，则该数的标准移码是（ ）
A、01011010
B、11011010
C、10111010
D、00111010

3、字长5位的单符号补码二进制数01101和10010，算术右移1位后分别是（ ）
A、00110和10001
B、00110和11001
C、10110和01001
D、01110和11001

4、字长16位的补码数0A2B和E16A, 带符号扩展成32位后的结果分别是（ ）
A、00000A2B和0000E16A
B、11110A2B和FFFFE16A
C、00000A2B和FFFFE16A
D、FFFF0A2B和0000E16A

5、有字长为8位的代码10010011，分别采用奇校验和偶校验方式对其编码，把增加的1位校验码安排在编码结果的最低位，则得到的奇、偶校验编码分别是（ ）
A、100100110和100100111
B、010010011和110010011；
C、110010011和010010011；
D、100100111和100100110；

6、对于IEEE754格式的浮点数，下列描述正确的是（ ）
A、阶码用移码表示，尾数用原码表示
B、阶码和尾数都用补码表示
C、阶码和尾数都用原码表示
D、阶码用移码表示，尾数用补码表示

7、在浮点运算中，“右规”操作是指（ ）
A、尾数左移，同时增大阶码
B、尾数左移，同时减小阶码
C、尾数右移，同时增大阶码
D、尾数右移，同时减小阶码

8、对字长为8位的二进制代码10001101，下列说法错误的是（ ）
A、如果代码为无符号数，则其十进制真值为+141
B、如果代码为补码数，则其十进制真值为-115
C、如果代码为标准移码数，则其十进制真值为+115
D、如果代码为原码数，则其十进制真值为-13

9、存储器中地址号分别为1000#、1001#、1002#、1003的4个存储单元，分别保存的字节数据是1A、2B、3C、4D，如果数据字长为32位,存储器采用的是小端对齐模式，则这4个存储单元存储的数据值应被解析为（ ）
A、4D3C2B1A
B、1A2B2C3D
C、2B1A4D3C
D、3C4D1A2B

10、两个浮点数相加减时，关于对阶操作的描述，正确的是（ ）
A、阶码大的向阶码小的对齐
B、阶码小的向阶码大的对齐
C、两数直接相加减，不需要对阶
D、以上各项描述全错

11、下列关于字符表示，描述正确的是（ ）
A、每个英文字符都是用1字节代码来表示，其中包含了1位校验码；
B、每个中文汉字都是用2字节代码来表示，其中也包含了校验码；
C、中文汉字的输入码，也是用二进制代码来表示的；
D、十六进制的中文汉字的机内码是在十六进制的国标码上再加以A0A0得到；

12、在IEEE754浮点数格式中，∞的表示代码是（ ）
A、阶码各位均为0，尾数各位均为0
B、阶码各位均为0，尾数各位均为1
C、阶码各位均为1，尾数各位均为1
D、阶码各位均为1，尾数各位均为0

13、若浮点数的尾数是用5位补码来表示的，则下列尾数中规格化的尾数是（ ）
A、01100和11110
B、11011和01011
C、10000和01001
D、01011和11010

14、下列关于补码加减法的描述，其中错误的描述是（ ）
A、两个补码数相加，符号位也要参与运算
B、加数、被加数的符号相同，若结果值的符号与它们相反，则一定发生了溢出
C、最高数据位有进位，则一定发生了溢出
D、两个数相减，等价于被减数加上减数的变补值；

15、下列对海明校验的描述中，正确的描述是（ ）
A、分成r组时，可以得到r位指误码，因此可以分对应到2^r种只有1位出错的模式；
B、海明校验码的码距与校验位的位数没有关系；
C、待编码数据长度为4位，再增加3位校验码就可以检测到仅1位数据出错的情况并纠错；
D、在任何条件下，海明校验都无法检测到多位数据同时出错的情况；

16、字长为8位的浮点数二进制代码，最高5位是补码表示的阶码，最低3位是补码表示的规格化尾数，则该浮点数的表示范围是（ ）
A、-0.75×2^15 ~ 0.75×2^15
B、-0.75×2^16 ~ 0.75×2^15
C、-2^16 ~ 0.75×2^15
D、-2^15 ~ 0.75×2^15

17、下列关于IEEE754规范化浮点数乘法运算，正确的描述是（ ）
A、需要先对两个浮点数进行对阶操作，使两者的阶码对齐
B、乘法结果最多只需向右移动1位，即可实现对尾数的规格化处理
C、乘法结果也可能要进行左移规格化处理
D、乘法结果中，阶码的代码为全1时,尾数的代码也可能不是为全0

18、下列对奇偶校验的描述中，正确的描述是（ ）
A、奇偶校验均不能检测到偶数个数据位出错，也无法定位出错位；
B、奇偶校验均可以检测到偶数个数据位出错，也可以定位出错位；
C、奇偶校验均可以检测到奇数个数据位出错，还可以定位出错位；
D、奇偶校验均不能检测到奇数个数据位出错，也无法定位出错位；

19、某二进制小数的补码为1.0011，这个数的十进制真值是（ ）
A、+1.1925
B、-0.1925
C、+1.8125
D、-0.8125

20、下列关于二进制原码数的加减法规则，描述错误的是（ ）
A、数值位相加减，最后再单独处理符号位
B、两数相加时，如果被加数和加数同号，则数值位求和
C、两数相减时，如果被减数和减数异号，则数值位求差
D、数值位进行求和时，数值位直接相加，结果的符号取被加数/被减数的符号；如果最高数位产生了进位，则加/减结果有溢出。

21、某十六进制浮点数A3D00000，假设其二进制补码字长32位，最高8位是阶码（含1位阶符），尾数是最低24位（含1位数符），则该浮点数的十进制真值是（ )
A、-0.375×2^(-93)
B、-0.625×2^(-93)
C、0.625×2^(-35)
D、-0.375×2^(-35)

22、某一个标准的IEEE754格式短浮点数，如果它的十进制真值为-18.625，则这个浮点数对应的十六进制代码应是（ ）
A、41950000
B、05B58000
C、C24A8000
D、C1950000

23、某IEEE754格式的短浮点数，若它16进制代码ABE00000，则浮点数的真值为（ ）
A、-0.75×2^(-40)
B、-1.75×2^(-40)
C、-0.75×2^(-87)
D、-1.75×2^(-87)

24、字长5位的待编码二进制有效数据为11011，对它进行CRC编码时采用的生成多项式代码为1011，则得到的编码结果为（ ）
A、11011101
B、11011100
C、11011010
D、11011001

25、下列对原码1位乘法，描述错误的是（ ）
A、先让数值位的绝对值直接相乘，最后的符号位等于被乘数和乘数符号的异或值
B、当前的乘数位数字为0时，不需要执行部分积的累加操作，也不需整体右移1位
C、部分积循环相加的次数等于乘数数值位的位数
D、部分积每次累加以后均要与乘数一起整体向右移动1位，主要目的是确保数位的权值对齐

26、存储器按字节编址，其中有地址分别为1000#、1001#、1010#、1011的4个存储单元，分别保存的字节数据是0A、0B、2C、DD，如果数据字长为32位，采用的是大端模式，则这数据字应被解析为______（限填16进制代码）

27、补码表示的定点小数字长16位，含1位数符，最大负数表示成的二进制代码是________。（形如 1010）

28、定点整数字长16 位，含一位符号，补码表示，真值最小的数表示成16进制代码是________。（形如 0A1B）

29、十进制数37.25 写成IEEE754短浮点数格式，其对应的16进制代码是________。（形如 2A2B）

30、将4 位有效信息1001 编成CRC循环校验码，选择生成多项式为X^3+X^1+1，则编码结果为_______。（限填2进制代码，形如 1010）

第3章 CPU子系统

单元测验 - 【第3章】

1、下列对PC寄存器描述，错误的是（ ）
A、PC也称为程序指针计数器
B、机器指令在存储器中对应的地址码，就是存储在PC之中；
C、取指令结束以后，需要修改PC保存的内容，修改量取决于指令字长和存储器的编址方式
D、在机器指令中，不能够显式使用PC寄存器

2、下列不属于程序状态字PSW中保存的信息是（ ）
A、I/O请求标志
B、0标志位
C、允许中断标志
D、运行模式标志

3、下列各项对CPU时序控制信号的表述中，错误的是（ ）
A、系统时钟信号是由低频振荡器产生的，它是计算机系统各种时钟信号的基础
B、CPU的主频信号由系统时钟信号经过频率放大以后产生
C、多周期CPU的指令周期可以只包括1个时钟周期，因此CPI>=1；
D、单周期CPU的指令周期只包含1个时钟周期，因此CPI=1；

4、下列对CPU控制模式的各种描述，错误的是（ ）
A、同步控制方式的特点是各功能部件需要向统一的时序信号对齐，部件之间不需要相互通信，CPU的内部控制通常采用同步控制方式
B、异步控制方式没有统一的时序信号，因此CPU各部件之间需要交互应答才能协调一致执行指令
C、异步控制方式的硬件结构比同步控制方式更简单。
D、CPU的主频信号，就是同步控制方式时各步操作的时序信号。

5、下列对CPU的发展历程描述，错误的是（ ）
A、早期的CPU是由电子管器件组成，体积庞大、功耗高，属于非微处理器
B、CPU的发展历程经历了单核时代到多核时代，采用的半导体工艺制程也越来越小
C、目前的CPU, 以多核、多线程处理器为主流
D、指令流水线技术首次是在INTEL酷睿系列处理器中才开始采用；

6、下列关于CISC和RISC的表述，错误的是（ ）
A、CISC也称为复杂指令集，特点是指令架构复杂、指令数量庞大、涉及的寻址方式多种多样。
B、RISC也称为精简指令集，特点是指令架构简单、指令数相对较少，寻址方式也较少。
C、高端服务器需要处理各种复杂的数据运算，因此它常采用CISC指令集。
D、CISC指令使用频率的2-8规律、半导体工艺、存储技术的发展，这些都是RISC发展的技术背景。

7、下列关于0地址指令，描述错误的是（ ）
A、0地址指令，就是指指令中没有直接出现地址信息
B、执行0地址指令时，CPU的功能部件不会使用到任何地址信息
C、设计0地址指令的目的，就是简化指令中地址段的结构
D、涉及到PC、堆栈等操作的指令，通常可以通过0地址指令来隐含指定地址。

8、下列关于MIPS32指令系统中，与基址寻址相关的指令是（ ）
A、addi $rt, $rs, imm
B、lw $rt, $rs, imm
C、add $rd, $rs, $rt
D、beq $rs, $rt, imm

9、下列关于指令的功能和类型，表述错误的是（ ）
A、常见的指令有单操作数指令、双操作数指令、传送指令、访存指令、I/O指令和运算指令等等。
B、可以用访存指令来实现主机和外设之间的I/O操作。
C、MIPS32指令集中，可以用来访问 存储器的指令很少，只有lw和sw指令。
D、如果外设与内存统一编址，那么就需要设计专用的I/O指令，也就是显式I/O指令。

10、下列关于运算器的表述，错误的是（ ）
A、影响运算器处理速度的主要因素，是各位进位信号的传递方式，通常串行传递优于并行传递。
B、运算器通常可以执行多种算术逻辑运算，具体的运算操作由功能控制信号来进行控制。
C、运算器可以输出0标志位、进位标志、溢出标志等信号；
D、在微处理器中，运算器和控制器已经集成在一块半导体芯片中，这块芯片也称为CPU。

11、下列关于MIPS32指令集，表述错误的是（ ）
A、可以使用的寄存器数量最多只有32个。
B、所有的R型指令中，6位操作码都为0，而且也没有指令会涉及到立即数
C、I型指令中的最低16位是一个立即数，在使用该数之前必须要先把它扩展成32位。
D、J型指令是跳转指令，它的低26是一个立即数，且固定使用页面寻址方式形成跳转地址。

12、下列关于单周期处理器和多周期处理器，描述错误的是（ ）
A、单周期处理器在1个时钟周期内执行一条指令，所以CPI=1。
B、多周期处理器需要使用至少2个时钟周期才能执行一条指令，所以CPI>=2。
C、单周期处理器部件冗余大，时间利用率低，多周期处理器则刚好相反。
D、执行任何指令，单周期处理器的时间都要小于多周期处理器。

13、下列关于组合逻辑与微程序控制，错误的是（ ）
A、组合逻辑控制器是依靠硬件电路方式来产生CPU中的各种控制信号。
B、微程序控制器是把预存储在控制存储器中的微指令代码翻译成CPU中的各种控制信号。
C、组合逻辑控制器比微程序控制器的内部设计更加规整，也更容易扩展对新指令的支持。
D、从产生控制信号的速度方面比较，组合逻辑控制器要快于微程序控制器。

14、下列关于指令流水线的各项描述，错误的是（ ）
A、流水技术能缩短程序的执行时间，因此单条指令的实际执行时间也会相应缩短。
B、静态流水线在同一时刻，只能连接完成一种固定的流水功能。
C、非线性流水线中，不同的流水段之间存在反馈连接模式。
D、超标量的度=3，超流水的度=4，则每次可向流水线发射3条指令，发射频率也能提高到之前的4倍。

15、从CPU硬件模型来看，下列肯定不属于CPU基本部件的是（ ）
A、运算器
B、主存
C、缓存
D、控制器

16、单周期MIPS在一个时钟周期中不能完成（ ）
A、从数据存储器读数据和向数据存储器写数据；
B、ALU运算和向寄存器堆写数据
C、更新PC内容和向数据存储器写数据
D、寄存器堆读数据，ALU运算和数据存储器写数据

17、计算机中指令和数据均以二进制形式存放在存储器中，CPU 区分它们的依据是（ ）
A、指令操作码的译码结果
B、指令和数据的寻址方式
C、指令和数据所在的存储单元
D、指令工作周期的不同阶段

18、CPU从单核发展到多核模式，下列描述中最能揭示其本质原因的是（ ）
A、超大规模集成电路的快速发展，芯片集成度进一步提高。
B、用户对系统的计算能力不断提出了更高的要求。
C、遭遇“频率墙“，依靠提高CPU主频来提高计算能力的潜力已经不大。
D、多核处理器具有更广的技术发展前景。

19、一台MIPS32计算机的主存容量为4GB，按字节编址，数据字和指令字长都是32位。若指令按字边界对齐存放，则程序计数器PC的宽度应是（ ）
A、30位
B、32位
C、34位
D、8位

20、对于常见的寄存器寻址方式，下列描述错误的是（ ）
A、指令中的地址字段一定包含有寄存器号。
B、对应指令在执行过程中会出现写入寄存器或者写入存储器操作。
C、对应指令的执行过程中一定会有读取寄存器的操作。
D、指令字段中直接包含了指令执行所需的操作数。

21、某32位MIPS型计算机，其存储器按字节编址，存储片段如下： 存储器地址 （十六进值） 存储内容 （形式化表示） 寄存器地址（二进值） 寄存器内容（十进制） 00000000 add rd, rs, rt 01000 10 00000004 lw rt, offset(rs) 01001 20 00000008 beq rs, rt, label 01010 17 0000000C 00000008H 01011 11 00000010 0000000AH 01100 13 00000014 0000000BH 01101 15 若指令的各段代码对应的十进制数为： rs=8, rt=9, rd=10, offset=6, label=4 请分析下列3种条件，并选择相关寄存器的值： 指令add执行后，PC寄存器和rd寄存器中保存的内容分别是(　 ) A. 00000000和30 B. 00000000和17 C. 00000004和30 D. 00000004和17 --限填大写字母：A、B、C或者D

22、题目同第16题。 指令lw执行后，PC寄存器和rt寄存器中的内容分别是（　） A. 00000004 和 000000E B. 00000008 和 000000A C. 00000004 和 0000010 D. 00000008 和 000000B --限填大写字母：A、B、C或者D

23、题目同第16题 指令beq执行后，PC寄存器中保存的内容是( ) A. 00000008 B. 0000000C C. 00000010 D. 0000001C --限填大写字母：A、B、C或者D

24、某型MIPS32指令架构的单周期CPU，其数据通路结构如下图： 假设各部件延时（单位：皮秒，即10^(-12)秒）： 存储器读/写150ps，ALU/加法器50ps，寄存器堆读/写20ps，其余部件延时忽略。 请为各指令选择相关的正确控制信号代码和执行时间（对于extend：1-符号扩展，0-无符号扩展,X表示控制信号与指令无关）： 执行指令sub rd, rs, rt 时，应由控制器产生的控制信号PCSrc、regDst、aluSrc、memtoReg、RegWrite分别是（ ） A. 1、0、1、0、1; B. 1、1、0、0、0; C. 0、1、0、0、1; D. 0、1、0、1、0; --限填大写字母：A、B、C或者D

25、题目同第19题。 执行指令sw rt, offset(rs) 时, 应由控制器产生的控制信号PCSrc、aluSrc、memRead/memWrite、regWrite和extend分别是（ ） A. 1、0、1/0、1、0; B. 1、1、0/0、0、1; C. 0、1、1/0、1、0; D. 0、1、0/1、0、1; --限填大写字母：A、B、C或者D

26、题目同第19题。 执行指令andi rt, rs, imm时, 指令执行时间是（ ） A. 220皮秒; B. 240皮秒; C. 290皮秒; D. 390皮秒; --限填大写字母：A、B、C或者D

27、某程序中有如下循环代码段P： for (i=0; i<N; i++) sum+=A[i]; 假设编译时变量sum和i分别分配在寄存器R1和R2中。常量N在寄存器R6中，数组A的首地址在寄存器R3中，程序段P的起始地址为08048100H，对应汇编代码和机器代码如下表所示： 编号 地址 机器码 汇编码 操作注释 1 08048100H 00022080H loop: sll R4,R2,2 (R2)<<2→R4 2 08048104H 00083020H add R4,R4,R3 (R4)+(R3)→R4 3 08048108H 8C850000H load R5,0(R4) ((R4)+0)→R5 4 0804810CH 00250820H add R1,R1,R5 (R1)+(R5)→R1 5 08048110H 20420001H addi R2,R2,1 (R2)+1→R2 6 08048114H 1446FFFAH bne R2,R6,loop If (R2) ≠ (R6) goto loop 如果执行上述代码的计算机采用32位定长指令字，其中的分支指令bne格式如下： 31:26 25:21 20:16 15:0 OP Rs Rd offset 其中的OP为操作码，Rs和Rd为寄存器编号，offset为偏移量（用补码表示），请回答下列问题： 计算机的存储器编址单位是( ) A. 8位 B. 16位 C. 32位 D. 64位 --限填大写字母：A、B、C或者D

28、题目同第22题. 已知sll指令能正确实现左移功能,则数组A中每个元素在存储器中占用的字节数是( ) A. 2字节 B. 3字节 C. 4字节 D. 6字节 --限填大写字母：A、B、C或者D

第4章 存储子系统

单元测验 - 【第4章】

1、下列不属于计算机存储体系的是（ )
A、内存
B、Cache
C、外存
D、寄存器堆

2、下列关于主存的描述，错误的是（ ）
A、用来存储CPU需要执行的指令和数据
B、永久性存放用户的程序和数据
C、主存属于半导体动态存储器，需要刷新操作。
D、主存与CPU一起构成主机的主要部件。

3、下列关于虚拟存储器，描述错误的是（ )
A、指令可以显式地在指令中使用虚拟存储器的地址
B、虚拟存储器也是一种存储器，它与主存之间存在对应的地址映射关系。
C、虚拟存储器仅仅是一个逻辑模型，物理形态上不存在。
D、访问内存的速度比访问虚拟存储器快。

4、下列关于存储器的各项叙述，正确的是（ )
A、静态存储器依靠电容来存储信息，不需要刷新，需要电源供电才能保存信息。
B、动态存储器依靠双稳态电路来存储信息，需要定时刷新
C、硬盘属于磁表面存储器，能长期保存数据，读数据的操作是非破坏性读出。
D、移动硬盘是一种半导体存储器，能保存大量的数据。

5、下列对于RAM和ROM，描述错误的是（ ）
A、两者都属于半导体存储器类型。
B、两者都采用随机访问方式，访问时间和存储单元的地址码无关。
C、主存属于是一种RAM型的存储器
D、可以从ROM存储器读数据，但任何条件下都不能对ROM存储器写入数据。

6、对硬盘的读写操作，采用的存储器存取方式是（ )
A、随机访问方式；
B、顺序存取方式；
C、直接存取方式；
D、突发存取方式；

7、下列关于数据传输率，表述错误的是（ ）
A、数据传输率等价于带宽，指的是单位时间内数据的传输量。
B、数据传输率等于数据传输的位宽除以传输周期。
C、数据传输率等于数据传输的位宽乘以传输频率
D、数据传输率的单位可以表示为IPS，bPS和MBPS。

8、下列适合用做Cache的存储器是（ )
A、静态存储器
B、动态存储器
C、磁存储器
D、光存储器

9、下列各种存储单元的电路中，读数据时属于破坏性读出的存储是（ )
A、双极型存储单元
B、静态MOS型六管存储单元
C、动态MOS四管存储单元
D、动态MOS型单管单元

10、对下列几种ROM芯片，描述正确的是（ )
A、PROM型存储芯片支持数据的写入操作，可对其多次写入数据
B、FLASH芯片，可以实现芯片级、也可以实现比特级的数据擦除。
C、EPROM存储芯片，采用电擦除方式，只能实现芯片级的数据擦除。
D、EEPROM存储芯片，采用紫外线擦除方式，能实现芯片级和比特级的数据擦除。

11、下列关于动态存储器刷新方式，错误的表述是（ ）
A、按芯片存储单元的矩阵进行刷新，每个存储单元逐一分别刷新。
B、刷新本质上是对存储单元进行数据重写，由刷新电路自动执行。
C、刷新1行的时间称为刷新周期，它由芯片矩阵的行数和最大刷新间隔决定。
D、集中刷新的缺点是容易形成内存访问的时间死区，异步刷新既可以避免访存死区，还能提高刷新操作安排的灵活性。

12、下列对于磁层的磁化，描述错误的是（ )
A、典型的磁化方式有两种：水平磁化和垂直磁化。
B、水平磁化方式形成的位密度远低于垂直磁化方式。
C、磁层保持静止不动而磁头移动，通过磁头线圈感应电势的变化来读出数据。
D、写入数据时，利用导电线圈中的写入电流产生的磁场来对磁层材料进行磁化，通过磁化状态的分布模式来存储信息。

13、下列不属于磁盘寻址信息的是（ )
A、圆柱面号
B、磁头号
C、扇区号
D、总线地址

14、下列各类并行存储器中，能比较经济地实现流水式并行访存的是（ )
A、单体多字的并行存储器
B、顺序编址的多体并行存储器
C、交叉编址的多体并行存储器
D、以上三种存储器都不适合。

15、下列对磁盘相关概念描述，错误的是（ ）
A、磁盘接口的工业标准，以前曾采用过SCSI、IDE等，现在主要采用SATA接口标准。
B、通常格式化容量小于非格式化容量，且格式化容量等于盘面数、磁道数、磁道周长、位密度这几个参数的乘积
C、磁盘的发展趋势是容量越来越大、带宽越来越高、体积却越来越小。
D、现代计算机系统，广泛采用磁盘+固态硬盘的外存架构模式，既能满足大数据量存储的需求，也能提高存取的速度。

16、下列的磁记录编码方式中，需要提供同步信号才能实现数据读操作的方式是（ )
A、不归零-1制
B、调相制
C、调频制
D、都需要同步信号

17、下列对于光盘的描述，错误的是（ )
A、它是利用激光来照射存储介质，使介质发生特定的物理、化学特性变化，通过这种方式来记录信息。
B、光盘的存储介质类型，主要有形变型、相变型和磁光型等等
C、CD光盘采用近红外光，DVD光盘采用红光，BD光盘采用蓝光作为激光源，激光波长越大存储密度也越高。
D、激光会在光盘盘面的存储介质上留下光道，盘面上的光道不是同心圆，而是由内向外、轨迹连续的螺旋线。

18、下列按内容寻址，而不是按地址码寻址的存储器是（ ）
A、双端口存储器
B、联想存储器
C、并行储器
D、虚拟存储器

19、下列对于Cache和主存之间的地址映射方式，错误的描述是（ ）
A、采用直接映射方式，主存块只能映射到与自己组内序号相同的Cache块位置。
B、采用全相联映射方式，主存块可以映射到Cache中的任何一个数据块位置。
C、采用组相联映射方式，主存块只能映射到与自己组内块序号相同的Cache分组中。
D、Cahe容量固定时，全相联映射方式能使对Cache的访问命中率最高，但Cache访问命中的判断速度却是组相联映射方式最快。

20、下列关于虚拟存储的相关概念，描述错误的是（ ）
A、虚拟存储器因为不是一个物理存储器，所以它并不能增加主存的逻辑存储空间。
B、虚拟存储器是在外存基础上抽象而成的一种存储器，因此访问外存的操作可以相应转换成访问虚拟存储器的操作。
C、虚拟存储器是实现主存和外存之间数据交互操作的一种技术途径，它需要通过操作系统和硬件的配合才能实现。
D、快表TLB是页表中的一部分表项，把频繁使用的页表项用高速存储器单独存储，可提高虚实地址转换速度。

21、某半导体14KB，按字节编址，其中0000H-1FFFH为ROM区，2000H-37FFH为RAM区，地址总线A15-A0(低)，双向数据总线D7-D0(低)，读写控制线R/W。可选用的存储芯片有EPROM(4kB/片)和RAM(2K×4位/片) 。 请填写下列问题的答案： （1）符合要求的芯片选择方案是__________。 --限填大写字母A、B、C或者D A. EPROM芯片1片、RAM芯片3片； B. EPROM芯片1片、RAM芯片6片； C. EPROM芯片2片、RAM芯片3片； D. EPROM芯片2片、RAM芯片6片；

22、题目同第21题。 （2）下列的芯片地址线分配方案中, 描述正确的是_________。 --限填大写字母A、B、C或者D A. EPROM芯片的地址线12位(A11-A0)，RAM芯片地址线12位(A11-A0)； B. EPROM芯片的地址线13位(A12-A0)，RAM芯片地址线11位(A10-A0)； C. EPROM芯片的地址线12位(A11-A0)，RAM芯片地址线11位(A10-A0)； D. EPROM芯片的地址线13位(A12-A0)，RAM芯片地址线12位(A11-A0)；

23、题干同第21题。 （3）对各组芯片的片选逻辑表达式描述，正确的是__________。 --限填大写字母A、B、C或者D A. 低地址端的RAM芯片组，片选逻辑是：A15非·A14非·A13非·A12非·A11非； B. 高地址端的RAM芯片组，片选逻辑是：A15非·A14非·A13·A12·A11非； C. 低地址端EPROM芯片，片选逻辑是：A15非·A14非·A13非·A12； D. 高地址端EPROM芯片，片选逻辑是：A15非·A14非·A13非·A12非；

24、某计算机字长为32位，CPU主频为500MHz，磁盘共有16个盘面，512个柱面，每磁道包含100个扇区，每个扇区512字节，该磁盘旋转速度为12000 RPM。 请计算并填写下列空白处数据： （1）计算该磁盘总容量，则正确的计算结果是________MB --限填整数答案

25、题干同第24题。 如果计算该磁盘的数据传输率，则正确结果是________bps。

26、计算机的Cache 共有16 块，每个主存数据块的大小为64 字节，存储器均按字节编址。主存中第268号单元所在主存块,如果要将其装入到Cache中。 如果采用2路组相联映射方式将主存数据块装入到Cache，则该主存块应装入到Cache中时，应装入到____________。 --限填大写字母A、B、C或者D A. 第2组中任意块； B. 第4组中任意块； C. 第6组中任意块； D. 第7组中任意块；

27、某计算机存储器按字节编址，虚拟（逻辑）地址空间大小16MB，主存（物理）地址空间大小为1MB，页面大小为4KB；主存-Cache之间采用直接映射方式，共8 行；主存与Cache 之间交换的块大小为32B。系统运行到某一时刻时，页表的部分内容和Cache的部分内容分别如图A、B所示，图中的页框号及标记字段为十六进制代码。 请分析下列问题并填写正确答案。 --限填大写字母A、B、C或者D （1）虚地址中用来表示虚页号的位数和物理地址中用来表示页框号（物理页号）的位数分别是___________。 A. 12位、8位； B. 24位、20位； C. 12位、12位； D. 24位、12位；

28、题目同第27题。 --限填大写字母A、B、C或者D （2）虚拟地址001C60H 所在的页面是否在主存中？若在主存中，则该虚拟地址对应的物理地址是_________。 A. 信息不足，无法判断； B. 不在主存中； C. 在主存中，且对应的物理地址是04C60H； D. 在主存中，且对应的物理地址是2BC60H；

第6章 I/O设备及其接口

单元测验 - 【第5/6章】

1、下列不属于接口功能的是（ ）
A、对外设进行寻址
B、数据缓冲功能
C、数据预处理与控制
D、执行指令

2、对于接口中寄存器的编址方式，描述错误的是（ ）
A、单独编址时，寄存器的地址码可以和主存单元地址码相同。
B、单独编址时，需要设置标志位来区分是访问接口寄存器还是主存。
C、统一编址时，通常把小端地址分配给寄存器, 大端地址分配给主存单元。
D、统一编址时，可利用访存指令来读写接口中的寄存器。

3、对于并行接口和串行接口的特征, 下列描述错误的是（ ）
A、并行接口与外设和总线之间的数据都是并行传输的
B、串行接口与外设和总线之间的数据都是串行传输的
C、接口距离主机距离较近时, 适合使用并行接口
D、如果外围设备是串行处理数据的设备, 此时适合采用串行接口。

4、下列对计算机外部设备的各项描述中，正确的是( )
A、CRT显示器基于光栅扫描，而LCD显示器是利用矩阵驱动控制逐行显示的；
B、显示器工作在字符模式下时，显存中存储的是字符的点阵信息，而在图像模式下时显存中则存储的是像素对应的颜色信息；
C、激光打印机属于非击打式打印，喷墨打印机则属于一种击打式打印；
D、在键盘上按键后，从当前按键得到的扫描码是保存在键盘缓冲区中；

5、在总线技术标准中, 用于定义总线几何尺寸、形状、引脚、排列等规范的是（ ）
A、时间特性
B、电气特性
C、功能特性
D、物理特性

6、在多机系统中, 用于连接计算机的高速以太网线可以被认为是（ ）
A、芯片内总线
B、系统总线
C、外总线
D、局部总线

7、下列关于总线路的同步和异步控制方式，错误的描述是（ ）
A、异步总线, 需要外部统一的时序信号来控制总线上的数据传送操作。
B、异步总线, 需要通过部件之间的信号应答才能实现数据传送操作。
C、同步总线需要通过外部的时钟信号来控制数据传输。
D、同步总线的总线周期一定是时钟周期的整数倍。

8、下列属于并行总线的技术标准是（ ）
A、PCI-Express
B、DMI
C、PCI
D、QPI

9、PCI总线对于外部设备的总线使用权请求，采用的仲裁方式是（ ）
A、分布式仲裁
B、独立请求方式的集中仲裁
C、链式查询集中仲裁
D、计数器定时查询集中仲裁

10、下列对直接程序传送控制方式的描述中, 错误的是（ ）
A、由主机执行I/O指令才能实现数据在主机和外设之间的输入和输出。
B、主机需要不断查询外设的工作状态，传输效率不高。
C、接口简单、通用性强，硬件的成本低。
D、适合用在主机和外设之间进行的大批量数据高速传送。

11、下列对中断操作特点的各项描述中，错误的是（ ）
A、能对外设的随机请求做出快速响应。
B、中断处理过程一定会涉及到程序的切换。
C、不需要由主机执行I/O指令。
D、在一条指令结束后才能响应中断请求。

12、从中断系统的软硬件组织角度，下列属于软硬件分界面的是（ ）
A、中断向量表
B、向量地址
C、中断接口
D、服务程序入口地址

13、由键盘上的按键操作引起的中断，这种中断肯定不属于（ ）
A、硬中断方式
B、自愿中断方式
C、外中断方式
D、向量中断方式

14、对于向量中断和非向量中断的特征，下列描述错误的是（ ）
A、向量中断直接依靠硬件即可确定服务程序的入口地址。
B、非向量中断依靠执行各中断源公共的查询程序才确定服务程序入口地址。
C、向量中断的响应时间通常比非向量中断更短。
D、非向量中断一定不会使用到中断向量表。

15、下列各项操作中，不属于中断隐指令完成的操作是（ ）
A、设置中断屏蔽字
B、保存断点
C、产生向量地址
D、读取服务程序入口地址

16、下列对DMA操作的特点，描述错误的是（ ）
A、响应随机请求。
B、是一种通过硬件方式，也就是DMA控制器来控制数据传输。
C、主机授权给DMA控制器，具体的数据传送无需主机参与。
D、DMA操作的全过程都和中断无关，不涉及到任何中断请求操作。

17、下列与DMA初始化操作完全无关的是（ ）
A、对外围设备的寻址。
B、查询外围设备的状态。
C、发送主存缓冲区的首地址。
D、设置数据的传送方向和传输量。

18、下列关于IOP特征的描述，错误的是（ ）
A、它是在主机之外再增设一个专门用来控制I/O操作的处理器。
B、IOP接受主机的管理，主机授权给IOP来管理数据操作。
C、IOP通过执行I/O指令来控制数据的输入和输出操作。
D、主机不需要执行程序，也能实现对IOP的管理。

19、下列对通道内部各功能部件的描述，错误的是（ ）
A、通道地址字寄存器CAWR中保存的是通道地址字在主存中对应存放单元的地址码，根据这个地址码从主存读取通道地址字。
B、通道命令字寄存器CCWR中保存的是正在执行的通道指令。
C、通道状态字寄存器CSWR中保存的是通道和外设的状态字。
D、通过通道控制器产生的控制信号来控制通道和外设的数据传输操作。

20、下列几种I/O操作控制方式中，必须要由主机执行I/O程序的是（ ）
A、中断和DMA方式
B、DMA、IOP和PPU方式
C、直接程序方式和中断方式
D、中断、 IOP和PPU方式

21、下列对与总线操作相关的主设备和从设备，描述正确的是_________。 --限填大写字母A、B、C或者D A. 主设备就是通过总线发送数据的设备。 B. 主设备是发出总线请求并控制总线使用权的设备。 C. 从设备就是通过总线接收数据的设备。 D. 即可以由主设备发起总线请求，也可以由从设备发起总线请求。

22、某机有5级中断L4～L0，中断屏蔽字为M4M3M2M1M0，Mi=1（0≤i≤4）表示对 Li级中断进行屏蔽。若优先级从高到低的顺序是L4>L1>L3>L2>L0，则在L3的中断服务程序中，应把中断屏蔽字设置为________。 --限填大写字母A、B、C或者D A．00111 B．00011 C．01101 D．00101

23、下列对于磁盘读写的两级DMA控制模式，描述错误的是______。 --限填大写字母A、B、C或者D A. 第一级DMA控制器控制第二级DMA，实现数据在主机和磁盘之间的传送操作。 B. 第一级DMA只控制主机和接口之间的数据传送，接口和磁盘之间的数据传送则由第二级DMA来控制完成。 C. 读盘时，当磁盘接口缓冲区中有一个扇区数据满时，向主机发送DMA请求。 D. 写盘时，当磁盘接口缓冲区中有一个扇区数据空时，向主机发送DMA请求

24、下列对于通道的各种总体描述，错误的是______。 --限填大写字母A、B、C或者D A. 通道就是一种典型的IOP方式，因此通道是执行通道指令来控制数据操作。 B. 选择型通道选中一个设备后，需要把目标数据传输完成才切换到另外的设备。 C. 字节多路型通道每次选择设备后，传输1个字节就需要重新选择设备。 D. 传输相同的数据，数组多路型通道比字节多路和选择型通道的速度都要快。

25、下列对显存描述的各项中，错误的是______。 --限填大写字母A、B、C或者D A. 显存是一种动态存储器，所以也需要定时刷新； B. 屏幕像素的行、列坐标，与显存单元的高、低位地址码存在对应关系； C. 在显存容量保持不变的情况下，如果提高显示分辨率，则显示的图像更加精细； D. 显示分辨率增加，若颜色数要保持不变，则需要扩展显存容量；

26、某PCI‐Express 3.0 X16 的标准总线，采用全双工128‐130 编码模式，总线频率为5GHz，若系统时钟频率为133MHz，则该总线的有效带宽是___________GB/S。 --限填大写字母A、B、C或者D A. 4.93 B. 9.85 C. 19.69 D. 39.38

27、某台LCD显示器，字符模式下的分辨率为128×96（英文字符，单色），工作在图像模式下的分辨率为1280×1024（支持的颜色深度为24位），则字符模式和图像模式的显存基本容量应为___________。 --限填大写字母A、B、C或者D A. 12KB、1920KB B. 12KB、3840KB C. 24KB、5760KB D. 24KB、7680KB

28、某中断控制系统总共有5个外中断源（0#~4#），中断向量表在存储器中的首地址是10000000，存储器按字节编址，假设中断向量表存储的信息如下所示： 向量地址 中断向量 10000000 03FFA000 10000004 04FFA000 10000008 05FFA000 1000000C 06FFA000 10000010 07FFA000 假设某时刻如果3#中断源发出了中断请求，则形成的中断服务程序入口地址是_________。 --限填大写字母A、B、C或者D A. 04FFA000 D. 05FFA000 C. 06FFA000 D. 07FFA000

课程期末考试 - 第9学期

计算机组成原理在线期末考试 - （第9期）

1、下列关于现代计算机系统的描述中，正确的是（ ）
A、主机由CPU、主存、主板及硬盘等部件构成
B、天河二号计算机属于大型计算机
C、常用FLOPS指标来量化计算机浮点运算的计算速度
D、计算机的外频一般可以高达3GHz以上

2、某规格化浮点数用补码表示，其阶码6位，含1位阶符；尾数10位，含1位数符，则这类浮点数的表示范围和分辨率分别是（ ）
A、-2^31～(1-2^(-9)) ×2^31和2^(-33)
B、-(1-2^(-9))×2^31～(1-2^(-9)) ×2^31和2^(-33)
C、-2^31～(1-2^(-9)) ×2^31和2^(-41)
D、-(1-2^(-9))×2^31～(1-2^(-9))×2^31 和 2^(-41)

3、下列关于补码定点运算的描述中，错误的是（ ）
A、双符号位的两正数相加，结果的符号位为01，则发生了正溢。
B、最高数值位和符号位均有进位，则无溢出。
C、如需要对阶，则对阶时应将阶码大的向小的对齐。
D、将尾数规格化，其主要目的是确保运算结果的表达具有唯一性。

4、下列不属于CPU中程序状态字包含的信息是（ ）。
A、进位标志；
B、允许中断标志；
C、当前程序的特权级；
D、对应设备的状态码；

5、在响应多重外部中断的过程中，下列操作： I. 关中断 II. 读取中断向量 III. 重新设置屏蔽字 IV. 开中断 V. 取服务程序入口地址 VI. 保存断点及PSW VII. 保护现场 VIII. 具体的服务处理 其中，可能属于“中断服务程序”完成的工作是（ ）
A、II、IV、VII；
B、I、III、IV；
C、III、IV、VI；
D、IV、V、VI、VIII；

6、下列关于存储器的几个叙述中，正确的是（ ） Ⅰ. 主存一般由半导体静态存储器构成； Ⅱ. 硬盘只能用磁表面存储器构成； Ⅲ. 光盘的光道是一系列的同心圆； Ⅳ. CACHE是一种高速半导体存储器，存储的数据具有不挥发性； V. 虚拟存储器实质是一种操作系统的存储器管理技术，主要完成主存和缓存之间的地址映射等功能； VI. 联想存储器可由半导体材料构成，因此采用随机访问方式读写数据；
A、仅Ⅰ、Ⅱ和III、VI
B、仅Ⅱ、Ⅲ、IV和V
C、仅Ⅲ、Ⅳ、V和VI
D、以上全不正确

7、下列对数据输入/输出控制方式的描述中，描述正确的是( )
A、主机直接控制外设进行数据输入输出操作；
B、程序查询和中断都需要由主机CPU执行I/O指令；
C、DMA方式下具体的I/O操作由主机CPU完成；
D、IOP方式下的I/O操作与主机CPU完全无关；

8、下列关于外设编址方式的各项表述中，错误的是（ ）
A、A．对外设的编址，实质上是对外设相应接口中的各功能寄存器进行编址；
B、B．外设可单独编制，也可与主存统一编址；
C、C．外设与主存统一编址时，将占用主存的总线地址空间，因此会使部分主存单元分配不到总线地址码；
D、D．单独编址时可用隐式I/O指令输出数据，统一编址时可用访存指令即显式I/O指令输出数据；

9、下列对总线的各项描述中，错误的是（ ）
A、总线的仲裁方式可以是集中式仲裁或者分布式仲裁，PCI总线采用的是分布式仲裁；
B、主设备就是指申请获得总线控制权的设备，它即可以发送数据也可以接收数据；
C、ISA、AGP、USB、SATA和CAN是一些常见的总线标准；
D、PCI-Express总线是一种串行总线，具有极高的总线频率和带宽；

10、某机有5级中断L4～L0，中断屏蔽字为M4M3M2M1M0，Mi=1（0≤i≤4）表示对Li级中断进行屏蔽。若优先级从高到低的顺序是L4>L1>L3>L2>L0，则在L3的中断服务程序设置的中断屏蔽字是（ ）
A、00111
B、00011
C、01101
D、00101

11、某机的CACHE共有32块，每块大小为512B，与主存之间采用4路组相联映射，各存储器均按字节编址。需访问十进制主存地址为3580的主存单元时，则应在组号为（ ）的CACHE分组中查找。
A、0
B、2
C、4
D、6

12、下列对通道的描述中，不正确的是（ ）
A、通道是一种典型的IOP应用部件；
B、通道上可以连接多个数据率各不相同的外设；
C、主机CPU通过执行通道程序来控制数据输入输出；
D、主机CPU执行I/O程序来控制通道；

13、下列对计算机外部设备的各项描述中，正确的是（ ）
A、键盘接口缓冲区中保存的是按键的扫描码；
B、显存中存储的是像素的位置坐标信息；
C、激光打印机属于非击打式打印，喷墨打印机则属于一种击打式打印；
D、CRT显示器是基于光栅扫描，而LCD显示器是利用矩阵驱动电路进行逐行显示的；

14、下列对CPU的各项描述中，不正确的是（ ）
A、由于CISC处理器的指令系统复杂、指令功能丰富，因此它广泛在高性能服务器中采用；
B、我国第一款通用处理器是中科院2002年发布的“龙芯一号”，它是一款32位的处理器
C、发展多核处理器的重要原因是单核处理器通过提高主频来提升性能的手段已多大的无挖掘潜力
D、可采用超线程、流水线、超长指令集和多核技术来提高CPU的性能；

15、下列各种数据传送方式中，符合并行接口特征的是（ ）
A、接口内部的数据可以是并行，也可以串行传送；
B、接口两侧的数据均并行传送；
C、接口与外设之间数据串行传送，接口与系统总线之间数据并行传送；
D、接口与外设之间数据并行传送，接口与系统总线之间既可并行也可串行传送；

16、下列对PC寄存器描述，错误的是（ ）
A、PC也称为程序指针计数器
B、机器指令在存储器中对应的地址码，就是存储在PC之中
C、取指令结束以后，需要修改PC保存的内容，修改量取决于指令字长和存储器的编址方式
D、在机器指令中，不能够显式使用PC寄存器；

17、下列关于CISC和RISC的表述，错误的是（ ）
A、CISC也称为复杂指令集，特点是指令架构复杂、指令数量庞大、涉及的寻址方式多种多样。
B、RISC也称为精简指令集，特点是指令架构简单、指令数相对较少，寻址方式也较少。
C、高端服务器需要处理各种复杂的数据运算，因此它常采用CISC指令集。
D、CISC指令使用频率的2-8规律、半导体工艺、存储技术的发展，这些都是RISC发展的技术背景。

18、下列关于组合逻辑与微程序控制，错误的是（ ）
A、组合逻辑控制器是依靠硬件电路方式来产生CPU中的各种控制信号；
B、微程序控制器是把预存储在控制存储器中的微指令代码翻译成CPU中的各种控制信号。
C、组合逻辑控制器比微程序控制器的内部设计更加规整，也更容易扩展对新指令的支持。
D、从产生控制信号的速度方面比较，组合逻辑控制器要快于微程序控制器。

19、下列关于存储器的各项叙述，正确的是（ ）
A、静态存储器依靠电容来存储信息，不需要刷新，需要电源供电才能保存信息。
B、硬盘属于磁表面存储器，能长期保存数据，读数据的操作是非破坏性读出。
C、动态存储器依靠双稳态电路来存储信息，需要定时刷新。
D、移动硬盘是一种半导体存储器，能保存大量的数据。

20、对于向量中断和非向量中断的特征，下列描述错误的是（ ）
A、向量中断直接依靠硬件即可确定服务程序的入口地址。
B、非向量中断依靠执行各中断源公共的查询程序才确定服务程序入口地址。
C、向量中断的响应时间通常比非向量中断更短。
D、非向量中断一定不会使用到中断向量表。

21、[单选]某个标准IEEE754格式的短浮点数，如果它的十进制真值为-18.625，则这个浮点数对应的十六进制代码应是（ ） A、 41950000 B、 05B58000 C、 C24A8000 D、 C1950000

22、[单选]某PCI‐Express 3.0 X16 的标准总线，采用全双工128-130编码模式，总线频率为5GHz，若系统时钟频率为133MHz，则该总线的有效带宽是（ ）GB/S。 A. 4.93 B. 9.85 C. 19.69 D. 39.38

23、某计算机字长为32位，CPU主频为500MHz，磁盘共有16个盘面，512个柱面，每磁道包含100个扇区，每个扇区512字节，该磁盘旋转速度为12000 RPM, [单选]计算该磁盘总容量，则正确的计算结果是（ ） A.200MB B.400MB C.600MB D.800MB

24、某半导体14KB，按字节编址，其中0000H-1FFFH为ROM区，2000H-37FFH为RAM区，地址总线A15-A0(低)，双向数据总线D7-D0(低)，读写控制线R/W。可选用的存储芯片有EPROM(4kB/片)和RAM(2K×4位/片) 。 [单选] 对各组芯片的片选逻辑表达式描述，正确的是（ ） A.低地址端的RAM芯片组，片选逻辑是：A15非·A14非·A13非·A12非·A11非； B.高地址端的RAM芯片组，片选逻辑是：A15非·A14非·A13·A12·A11非； C.低地址端EPROM芯片，片选逻辑是：A15非·A14非·A13非·A12； D.高地址端EPROM芯片，片选逻辑是：A15非·A14非·A13非·A12非；

25、某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB，主存（物理）地址空间大小为1MB，页面大小为4KB；主存-Cache之间采用直接映射方式，共8 行；主存与Cache 之间交换的块大小为32B。系统运行到某一时刻时，页表的部分内容和Cache的部分内容分别如图A、B所示，图中的页框号及标记字段的内容为十六进制形式。 [单选]请问，虚拟地址001C60H 所在的页面是否在主存中？若在主存中，则该虚拟地址对应的物理地址是什么？ ( ) A.信息不足,无法判断； B.不在主存中； C.在主存中,且对应的物理地址是04C60H； D.在主存中,且对应的物理地址是2BC60H；

26、计算机系统使用主频为3.7GHz的CPU执行一个应用程序时，这段程序中相关指令的统计情况如题后所示。假设该程序由1000个指令构成，程序执行过程中将多次占用64位并行总线向外围设备累共输出3.2KB数据，系统总线的工作频率为800MHz。 传送指令： 占比30%，CPI=6 加法指令： 占比45%，CPI=10 转移指令： 占比10%，CPI=5 其它指令： 占比15%，CPI=4 [单选]CPU执行这个程序时，消耗的总时间为( ) A. 0.25us B.0.5us C.1us D. 2us

27、某型MIPS32指令架构的单周期CPU，其数据通路结构如下图： 假设各部件延时（单位：皮秒，即10^(-12)秒）： 存储器读/写150ps，ALU/加法器50ps，寄存器堆读/写20ps，其余部件延时忽略。 请为各指令选择相关的正确控制信号代码和执行时间（对于extend：1-符号扩展，0-无符号扩展,X表示控制信号与指令无关）： [单选]执行指令sw rt, offset(rs) 时, 应由控制器产生的控制信号PCSrc、aluSrc、memRead/memWrite、regWrite和extend分别是（ ） A. 1、0、1/0、1、0; B. 0、1、0/1、0、1; C. 1、1、0/0、0、1; D. 0、1、1/0、1、0;

28、某型MIPS32指令架构的单周期CPU，其数据通路结构如下图： 假设各部件延时（单位：皮秒，即10^(-12)秒）： 存储器读/写150ps，ALU/加法器50ps，寄存器堆读/写20ps，其余部件延时忽略。 请为各指令选择相关的正确控制信号代码和执行时间（对于extend：1-符号扩展，0-无符号扩展,X表示控制信号与指令无关）： [单选]执行指令andi rt, rs, imm时，指令执行时间是（ ） A. 390皮秒; B. 290皮秒; C. 240皮秒; D. 220皮秒;