中国大学数字电子技术_29课后答案(mooc完整答案)

点击查看答案

第四讲 简单门电路与TTL门电路

简单门电路与TTL门电路

1、中国整答在数字电路中，大学电技稳态时三极管一般工作在 状态。数字术课在下图中，后答若uI<0，案m案则晶体管 ，中国整答此时uO= ；欲使晶体管处于饱和状态，大学电技uI需满足的数字术课条件为 。
A、后答
B、案m案
C、中国整答
D、大学电技

2、数字术课下图为某门电路的后答特性曲线，试据此确定它的案m案下列参数：输出高电平UOH= ；输出低电平UOL= ；输入短路电流IS= ；高电平输入漏电流IR= 。
A、3V，0.3V，1.4mA，0.02mA
B、3V，0.3V，1.6mA，0.02mA
C、3V，0.3V，0.02mA， 1.4mA
D、2V，0.3V，1.4mA，0.04mA

3、由TTL门组成的电路如下图所示，已知它们的输入短路电流为IS＝1.6mA，高电平输入漏电流IR＝40μA。试问：当A=B=1时，G1的 电流为 ；A=0时，G1的 电流为 。
A、拉，3.2mA，灌，160 mA
B、灌，6.4mA，拉，160 mA
C、灌，3.2mA，拉，160 mA
D、灌，3.2mA，拉，80 mA

4、TTL门电路扇出系数N= ； 其含义为 。
A、
B、
C、
D、

5、TTL逻辑门的低电平噪声容限、高电平噪声容限等于 。
A、UNL= UILmin- UOLmax、UNH= UOHmin- UIHmin。
B、UNL= UOLmax- UOLmax、UNH= UIHmin- UIHmin。
C、UNL= UILmin- UOLmin、UNH= UIHmin- UOHmin。
D、UNL= UILmax- UOLmax、UNH= UOHmin- UIHmin。

6、在下图所示电路中，二极管具有理想特性，试分析电路输入A、B、C与输出P的逻辑关系为 。
A、
B、
C、
D、

7、在下图所示电路中，二极管具有理想特性，试分析电路输入A、B、C与输出P的逻辑关系为 。
A、
B、
C、
D、

8、由双极型晶体管组成的开关电路，使其工作于饱和区的条件是 。
A、
B、(开启电压)
C、
D、

9、设TTL异或门的输入端为A、B，若将其作反相器使用，则A、B端应 连接。
A、A、B端并联在一起使用
B、不能实现
C、A或B端有1个接入高电平
D、A或B端有1个接入低电平

10、TTL门电路采用推拉式输出结构，其主要优点是降低电路的 ，提高电路 的能力。
A、传输延时时间，抗干扰
B、静态功耗，驱动负载
C、传输延时时间，驱动负载
D、静态功耗，抗干扰

11、已知某TTL非门的电压传输特性、输入和输出特性曲线如下图所示，则其高电平噪声容限 和低电平噪声容限 。
A、1.5V，0.7V
B、0.7V，1.5V
C、3V，0.8V
D、0.8V，3V

12、已知某TTL非门的电压传输特性、输入和输出特性曲线如下图所示，则其扇出系数 。
A、150
B、5
C、450
D、15

13、电路如图所示，设图中元件参数选择合理，晶体管工作于开关状态，则电路的输出逻辑函数表达式为 。
A、
B、
C、
D、

14、电路如图所示，设图中元件参数选择合理，晶体管工作于开关状态，则电路的输出逻辑函数表达式为 。
A、
B、
C、
D、

15、电路如图所示，设图中元件参数选择合理，晶体管工作于开关状态，则电路的输出逻辑函数表达式为 。
A、
B、
C、
D、

16、门电路结构如下图所示，该电路实现了 逻辑运算功能。

17、门电路结构如下图所示，该电路实现了 逻辑运算功能。

18、设图中PN结的导通压降为0.7V，试求当电路输入UA=0.3V，UB=VCC时，晶体管VT1的基极电位UB1= V。

19、设图中PN结的导通压降为0.7V，试求当电路的输入UA=UB=VCC时，VT1的基极电位UB1= V。

20、数字电路中的三极管一般工作于 区和 区，而 区只是一种过渡状态。

21、已知某逻辑电路的，,,,则其高电平噪声容限 V。

22、已知某逻辑电路的，,,,则其低电平噪声容限 V。

第五讲 TTL门电路与其它门电路

TTL门电路与其它门电路

1、TTL门电路输入端悬空时，应视为 ；此时如用万用表测量输入端的电压，读数约为 。
A、不定，1.4V
B、高电平，3.5V
C、低电平，0V
D、高电平，1.4V

2、集电极开路门在使用时须在 与 之间接一电阻。
A、输出端，地
B、输出端，电源
C、输出端，输入
D、电源，输入

3、CMOS门电路的特点：静态功耗 ；而动态功耗随着工作频率的提高而 ；输入电阻 ；噪声容限 于TTL门。
A、很大，增加，很大，低
B、极低，减小，很大，高
C、极低，增加，很大，高
D、极低，增加，很大，低

4、在下列门电路中，输出端不可以并联使用的是 。
A、具有推挽输出结构的TTL门电路
B、集电极开路门（OC）
C、三态门
D、CMOS传输门

5、CMOS电路如下图所示，TG为CMOS传输门，G为TTL与非门，则C=0, P= ; C=1时，P= 。
A、
B、
C、
D、

6、TTL门电路多余输入端的正确处理方法是 。
A、将与门、与非门的多余输入端接地。
B、将与门、与非门的多余输入端通过电阻接地。
C、将与门、与非门的多余输入端接。
D、将或门、或非门的多余输入端悬空。

7、使用TTL门电路时，其多余输入端的正确处理方法是 。
A、将或门、或非门的多余输入端悬空。
B、将或门、或非门的多余输入端接。
C、将与门、与非门的多余输入端通过小电阻接地。
D、将或门、或非门的多余输入端接地。

8、使用CMOS门电路时，其多余输入端的正确处理方法是 。
A、将或门、或非门的多余输入端悬空。
B、将与门、与非门的多余输入端悬空。
C、将与门、与非门的多余输入端接。
D、将与门、与非门的多余输入端接地。

9、集电极开路门(OC门)常被用于 。
A、输出高、低电平以及高阻态
B、构成开关电路，传输模拟、数字信号
C、信号放大、整形和滤波
D、实现“线与”和逻辑电平的转换

10、能够双向传输数字信号的器件是 。
A、三态门
B、集电极开路门(OC门)
C、漏极开路门(OD门)
D、异或门

11、由TTL三态门组成的电路如图所示，则电路的输出逻辑函数表达式为 。
A、
B、
C、
D、

12、图示电路中G1为TTL三态门，G2为TTL与非门，万用表的内阻20kΩ/V，量程5V。设电路输出高电平UOH=3.6V，输出低电平UOL=0.3V。试分析当C=1、开关S闭合导通时，UO1= V，UO2= V 。
A、1.4V，0.3V
B、0V，0.3V
C、3.6V，0.3V
D、1.4V，3.6V

13、图示电路中G1为TTL三态门，G2为TTL与非门，万用表的内阻20kΩ/V，量程5V。设电路输出高电平UOH=3.6V，输出低电平UOL=0.3V。试分析当C=1、开关S截止关断时，UO1= V，UO2= V 。
A、1.4V，0.3V
B、0V，0.3V
C、3.6V，0.3V
D、1.4V，3.6V

14、图示电路中G1为TTL三态门，G2为TTL与非门，万用表的内阻20kΩ/V，量程5V。设电路输出高电平UOH=3.6V，输出低电平UOL=0.3V。试分析当C=0、开关S闭合导通时，UO1= V，UO2= V 。
A、1.4V，0.3V
B、0V，0.3V
C、3.6V，0.3V
D、1.4V，3.6V

15、图示电路中G1为TTL三态门，G2为TTL与非门，万用表的内阻20kΩ/V，量程5V。设电路输出高电平UOH=3.6V，输出低电平UOL=0.3V。试分析当C=0、开关S截止关断时，UO1= V，UO2= V 。
A、1.4V，0.3V
B、0V，0.3V
C、3.6V，0.3V
D、1.4V，3.6V

16、下图所示电路由CMOS门构成，试分析电路输出的最简与-或式为 。
A、
B、
C、
D、

17、下图所示CMOS门电路的逻辑功能是 。
A、
B、
C、
D、

18、下图所示CMOS门电路的逻辑功能是 。
A、
B、
C、
D、

19、图示为TTL门电路，试判断该电路能否实现非逻辑运算功能。

20、图示为TTL门电路，试判断该电路能否实现非逻辑运算功能。

21、图示为TTL门电路，试判断该电路能否实现非逻辑运算功能。

22、图示为TTL门电路，试判断该电路能否实现非逻辑运算功能。

23、图示为TTL门电路，试判断该电路能否实现非逻辑运算功能。

24、图示为CMOS门电路，试判断该电路能否实现非逻辑运算功能。

25、图示为CMOS门电路，试判断该电路能否实现非逻辑运算功能。

26、图示为CMOS门电路，试判断该电路能否实现非逻辑运算功能。

期末测试

数字电子技术基础

1、十进制数189等于二进制数 。
A、11001101
B、10111110
C、10111101
D、11001110

2、
A、
B、
C、
D、

3、
A、8,3,7,11
B、8,7,11,12
C、8,10,12,13
D、8,11,14,15

4、TTL逻辑门的低电平噪声容限、高电平噪声容限等于 。
A、
B、
C、
D、

5、如图所示电路中G1为TTL三态门，G2为TTL与非门，电压表的内阻20kW/V，量程5V。当开关S断开时，电压表读数为( )；当开关S闭合时，电压表读数为( )。(设输出高电平UOH=3.6V、低电平UOL=0.2V)
A、1.4V；0.2V
B、0.2V；1.4V
C、0.2V；3.6V
D、3.6V；0.2V

6、逻辑电路如图所示，当取S和C作为电路的输出时，此电路的逻辑功能是 。
A、半加器
B、全加器
C、奇偶校验电路
D、一致性判别电路

7、已知电路如图所示，当G1G0=10时，电路的输出F=__________。
A、0
B、A
C、
D、

8、用集成四位全加器74LS283和二输入与非门构成电路如图所示，输入为BCD8421码，输出为__________。
A、BCD2421码
B、余3码
C、循环码
D、BCD5421码

9、电路如图所示构成几进制计数器 。
A、一
B、二
C、三
D、四

10、如图所示由16进制加法计数器74LS161构成几进制计数器，正确答案为 。
A、六进制计数器
B、八进制计数器
C、十进制计数器
D、四进制计数器

11、如图所示由十进制同步加法计数器74LS162构成的序列脉冲发生器，计数器的初始状态QDQCQBQA为0000,则F输出 位序列脉冲信号为 。
A、4，10011
B、4，01010
C、5，01100
D、5，01011

12、某512位串行输入串行输出右移寄存器，已知时钟频率为2MHZ，数据从输入端到达输出端被延迟多长时间 。
A、128μs
B、256μs
C、512μs
D、1024μs

13、电路如图所示，各触发器的初态均为“0”，在CP第100个脉冲信号结束后，电路的输出Q1和Q2分别为 。
A、0,1
B、1,0
C、0,0
D、1,1

14、下图为由集成2/8分频异步计数器74LS93构成的电路，它是 进制的计数器。
A、十
B、十二
C、十五
D、七

15、模数转换时，要求能分辨ADC输入满量程0.1%的变化，则至少需要使用____________位的ADC。若信号频率为20kHz，则要求该ADC采样频率至少为____________kHz。
A、11位，20kHz
B、10位，40kHz
C、10位，20kHz
D、11位，40kHz

16、555定时器构成的多谐振荡器如图所示，其振荡周期约为 。
A、0.7(RA+2RB)C
B、0.7(RA+RB)C
C、(RA+2RB)C
D、1.2(RA+RB)C

17、用ROM构成的电路阵列图如图所示，输入A3A2A1A0为BCD8421码，输出Y3 Y2 Y1 Y0为何种编码 。
A、BCD2421码
B、BCD5421码
C、余3码
D、循环码

18、下图为8位 A/D转换器的转换示意图，转换结果为 。
A、逐次逼近型，10100000
B、并行比较型，01011111
C、逐次逼近型，01001111
D、双积分型，10100000

19、某EPROM有8条数据线，14条地址线，其存储容量为 字节。
A、128K
B、64K
C、32K
D、16K

20、8位D/A转换器当输入数字量只有最高位为高电平时输出电压为5V,若只有最低位为高电平，则输出电压为 ；若输入为10001000，则输出电压为 。
A、40mV；5.32V
B、20mV；2.66V
C、10mV；2.66V
D、20mV；5.32V