尔雅微处理器与嵌入式系统设计_1章节答案(学习通2023课后作业答案)
36 min read尔雅微处理器与嵌入式系统设计_1章节答案(学习通2023课后作业答案)
第一章测验
1、下列不属于冯·诺依曼体系结构定义的微处计算机硬件组成部分的是（ ）。
A、理器运算器
B、嵌入控制器
C、式系Cache
D、统设存储器
E、计章节答输入设备
F、案学输出设备
2、习通计算机的课后软硬件分层模型中，包括1指令系统，作业2数字逻辑电路，答案3操作系统，尔雅4MOS管，微处5应用软件等，理器从低往上的层次排列顺序是（ ）。
A、14235
B、42135
C、12345
D、24135
E、24315
3、下列属于计算机系统硬件的是（ ）。
A、编译工具
B、异常事件处理电路
C、输入/输设备驱动
D、操作系统
E、输入/输出设备
F、APP
G、内存条
4、以下被公认为计算机基本体系架构的是（ ）。
A、冯.诺依曼计算机
B、个人计算机
C、INTEL的X86系列计算机
D、STM32系列单片机
E、TI公司的DSP系列
5、下列部件属于计算机外设的是（ ）。
A、处理器
B、主板
C、内存条
D、硬盘
E、U盘
6、计算机的工作归根结底是在（ ）部件的作用下进行的。
A、控制器
B、运算器
C、存储器
D、按键
7、微处理器中，控制器的主要任务是实现（ ）。
A、数据的存储
B、数据的运算
C、奇/偶校验位的生成
D、指令的译码
E、数据的搬移
F、指令的存储
8、处理器芯片能够直接理解并执行的是（ ）。
A、C语言源程序
B、汇编语言源程序
C、Python语言源程序
D、机器语言源程序
E、操作系统命令
9、微处理器执行指令的过程包括1生成程序指针，2读存储器中的指令，3送出存储器单元的地址，4存储器的地址译码，5输出指令执行所需的控制信号，6指令译码等。指令执行的过程应该是（ ）。
A、123456
B、134265
C、132456
D、134256
E、123465
F、145236
10、和冯·诺依曼结构相比，哈佛结构最本质的特点是（ ）。
A、增加了存储器容量
B、增加了一套独立的存储器及相关操作总线
C、提高了处理器的频率
D、增加了指令的数目
E、指令存储和数据存储分开，使用两套独立总线访问
F、计算机内部信息表示不必使用二进制
G、程序无需存储在存储器中
H、存储器中的数据访问和指令读取必须串行进行
I、采用Cache技术来改变存储器访问的串行性
J、采用了流水线技术来改变指令执行的串行性
11、计算机系统的存储器按照所处位置不同，有1片内cache，2片外cache，3寄存器，4主存储器，5辅助存储器，按访问速度从高到低的顺序应该是（ ）。
A、31254
B、32145
C、31245
D、12345
12、相对于非流水线计算机，流水线计算机速度更快的根本原因是（ ）。
A、流水线计算机中有更多独立部件能够并行执行不同的功能
B、流水线计算机中采用了更宽的地址总线
C、流水线计算机中采用了更宽的数据总线
D、流水线计算机中每条指令都优化缩短了执行时间
E、流水线计算机的结构更简洁
F、流水线计算机中各段的部件能够并行工作
13、按照Flynn分类法，以多核处理器芯片为基础的计算机架构不可能属于（ ）。
A、单指令单数据
B、单指令多数据
C、多指令多数据
D、以上都不对
14、根据Flynn分类法，传统的冯·诺依曼计算机对应的是（ ）结构。
A、SISD
B、SIMD
C、MIMD
D、MISD
15、通常我们说的系列机指的是具有相同（ ）的计算机。
A、体系结构
B、组成原理
C、实现技术
D、操作系统
E、CPU芯片
F、总线架构
16、设某微处理器地址总线宽度为32位，则可推断其数据总线的宽度为（ ）。
A、32位
B、不低于32位
C、不高于32位
D、与地址总线没有必然联系
17、下列属于超标量微处理器特点的是（ ）。
A、可完成任意字长的运算
B、数据传输速度很快，每个总线周期最高能传送 4 个 64 位数据
C、内部含多条指令流水线（部件）
D、一定属于CISC架构
E、一定属于RISC架构
F、内部可含有多条指令流水线和多个执行部件，CPI有可能小于1
G、芯片内部集成的晶体管数超过 100 万个，功耗很大
H、不仅能进行 32 位运算，也能进行 64 位运算
18、计算机系统中的软、硬件在逻辑上具有等效性，提高硬件功能实现的比例将会（ ）。
A、提高执行速度
B、增加系统的灵活性
C、降低系统的硬件复杂度
D、降低成本
19、程序计数器PC是CPU内部的一种专用寄存器，其中存放的是（ ）。
A、数据
B、指令
C、下一条待取指令的存放地址
D、当前执行指令的存放地址
20、下面关于理想流水线的说法，不正确的是（ ）。
A、流水线由若干段组成
B、流水线每段的时间应尽量相等
C、流水线的段数越多越好
D、流水线吞吐率与最慢段的延迟有关
E、流过流水线的指令越多，流水线吞吐率越高
F、流水线深度一般就是指流水线段数
G、流水线最大加速比等于流水线段数
H、流过流水线的指令越多，流水线效率越高
21、在完成相同运算任务的前提下，一般RISC处理器执行程序的速度优于CISC处理器的主要原因是（ ）。
A、RISC处理器的指令数较少
B、RISC指令执行所需的平均周期数较少
C、程序在RISC上编译的目标程序较短
D、RISC必须支持Load/Store类指令
E、RISC功能简单
F、RISC更易于使用流水线技术
22、以下所列提高微处理器系统性能的技术，说法不正确的是（ ）。
A、采用流水线结构后每条指令的执行时间明显缩短
B、增加Cache后CPU与存储系统交换数据的速度得到提高
C、提高主机时钟频率后加快了指令执行速度
D、虚拟存储技术使得用户可以使用超过实际物理内存的存储空间
E、采用流水线结构可以降低每条指令的延迟时间
23、32位计算机通常是指（ ）。
A、数据总线的位数是32位
B、地址总线位数是32位
C、控制总线的位数是32位
D、CPU内部寄存器的个数是32个
24、单纯从理论出发，计算机的所有功能都可以交给硬件实现，也可以采用软硬件相结合来实现。完成同样的功能和任务，纯硬件实现的特点是( )。
A、速度快，灵活性适应性差
B、速度快，灵活性适应性好
C、速度慢，灵活性适应性好
D、速度慢，灵活性适应性差
25、关于冯?诺依曼计算机中指令流的流向，下述正确的是（ ）。
A、控制器到运算器
B、存储器到控制器
C、输入设备到输出设备
D、运算器到输出设备
E、输入设备到存储器
F、存储器到输出设备
26、下列（ ）的宽度通常与CPU字长相同。
A、系统地址总线
B、系统控制总线
C、通用寄存器
D、系统数据总线
E、运算器
F、I/O接口
27、MIPS通常用来描述计算机的运算速度，其含义是（ ）。
A、每秒处理百万个字符
B、每分钟处理百万个字符
C、每分钟执行百万条指令
D、每秒执行百万条指令
28、计算机系统中软硬件在逻辑上是等效的，提高软件功能实现的比例将会( )。
A、提高解题速度
B、提高系统灵活性
C、提高成本
D、减少所需存储容量
29、Cache技术和虚拟存储技术的相同点不包括（ ）。
A、均通过硬件技术实现
B、以访问局部性原理为基础
C、采用类似的调度策略
D、对用户均是透明的
30、下列关于冯·诺依曼体系结构的描述，不正确的是（ ）。
A、指令和数据都放在同一个存储器中
B、计算机由CPU、总线、存储器、输入设备和输出设备五部分组成
C、冯诺依曼体系结构的提出，奠定了现代计算机的体系结构理论
D、计算机按照存储程序的模式运行
31、计算机体系结构的Flynn分类法中，目前尚无实际实现机型的是（ ）。
A、SISD
B、SIMD
C、MISD
D、MIMD
32、设计超标量结构时，需要增设多个并行模块的流水线段应该是（ ）。
A、流水线的第一段
B、流水线的最后一段
C、执行时间最短的段
D、执行时间最长的段
第一章作业
1、某测试程序在一个40 MHz处理器上运行，其目标代码有100 000条指令，由如下各类指令及其时钟周期计数混合组成，试确定这个程序的有效CPI、MIPS的值和执行时间。 指 令 类 型 指 令 计 数 时钟周期计数 整数算术 45 000 1 数据传送 32 000 2 浮点数 15 000 2 控制传送 8000 2
2、假设一条指令的执行过程分为“取指令”、“分析”和“执行”三段，每一段的时间分别为?t,2?t和3?t。在下列各种情况下，分别写出连续执行n条指令所需要的时间表达式。 （1） 顺序执行方式 （2） 仅“取指令”和“执行”重叠 （3） “取指令”、“分析”和“执行”重叠
第二章 微处理器设计技术
第二章测验
1、CPU 内部用于存放将要执行指令代码的是（ ）。
A、PC 寄存器
B、ALU
C、指令寄存器
D、指令译码器
2、以下不属于CPU内部数据通路的是( )。
A、寄存器组
B、指令译码器
C、内总线
D、算术逻辑运算部件
E、指令寄存器
3、指挥运算器进行运算的部件是（ ）。
A、累加器
B、控制器
C、程序计数器
D、指令寄存器
4、程序计数器PC通常用于（ ）。
A、存放正在执行的指令地址
B、存放待取指的指令地址
C、计数指令数
D、存放操作数数值
5、微处理器内部标志寄存器（或称为程序状态寄存器）的主要作用是（ ）。
A、决定程序是否发生跳转
B、纠正当前指令执行的结果
C、产生影响或控制某些后续指令所需的标志
D、决定CPU是否继续工作
E、用于判断当前指令是否正确执行
F、反映处理器的状态和ALU运算结果的某些特征
6、计算机将要执行的程序段（包括代码和数据）应安排在（ ）部件中。
A、硬盘
B、内存
C、寄存器
D、端口
7、微程序控制器中，下列说法正确的是（ ）。
A、一条机器指令由一条微指令来解释执行
B、一条机器指令由一段微程序来解释执行
C、若干条机器指令组成的程序可由一段微程序来执行
D、一条微指令由若干条机器指令组成
8、微程序控制器的特点是（ ）。
A、硬件设计开销高于随机逻辑控制器
B、控制单元的输入和输出之间的关系被视为一个存储系统
C、适合简单指令集的情况
D、逻辑门数目达到最小化的设计
E、灵活性比随机逻辑控制器差
9、以下不符合RISC系统特点的是（ ）。
A、指令编码长度固定
B、通用寄存器数量较多
C、为降低复杂度尽量不使用流水线
D、运算类指令不能访问存储器
E、只能使用Load/Store类指令存取存储单元
F、一般采用不定长指令集
10、完成相同的运算任务，如果RISC执行速度优于CISC，其主要原因很可能是( )。
A、RISC更易于使用流水线技术
B、RISC指令集中的指令数较少
C、程序在RISC上编译的目标目标程序较短
D、RISC功能简单
11、指令寻址方式通常是指获取（ ）的方式。
A、指令内容
B、操作数或者操作数地址
C、指令地址
D、内存单元
12、微处理器指令系统中采用不同寻址方式的目的主要是（ ）。
A、实现存储程序和程序控制
B、降低指令译码难度
C、实现对辅存的访问
D、提高编程灵活性
E、能够压缩指令操作码
F、缩短指令长度，扩大寻址空间
G、提高指令执行速度
13、以某个寄存器中存放的数值作为操作数的存储单元地址，这种寻址方式称为（ ）。
A、立即寻址
B、存储器直接寻址
C、寄存器间接寻址
D、寄存器直接寻址
14、在下列指令系统的各种寻址方式中，获取操作数最快的是（ ）。
A、存储器直接寻址
B、基址变址寻址
C、寄存器间接寻址
D、寄存器直接寻址
15、与存储器映像编址方式相比，I/O端口的独立编址方式的特点是（ ）。
A、地址码较长
B、需定义专用的I/O读写指令格式
C、译码电路较简单
D、端口可寻址范围较小
E、操作码较长
F、操作码较短
G、执行的时候无需控制器
16、指令流水线各段之间都设置了寄存器，其最主要的作用是（ ）。
A、缓冲，驱动增强
B、匹配段间差异
C、避免流水线冲突
D、暂存中间结果，实现并行操作
17、一台非流水机器的时钟周期是10ns。测试程序中的ALU指令和分支指令需要4个时钟周期，存储操作指令需要5个时钟周期，以上指令的比例40%、20%和40%。将它升级改造为4级流水线后，时钟周期(即流水线拍长)变为11ns，其加速比等于（）。
A、4.5
B、3.5
C、4.0
D、5.0
18、关于RISC与CISC的叙述，下述错误的是( )。
A、RISC是精简指令集计算机，CISC是复杂指令集计算机
B、RISC通常采用定长指令，CISC通常采用不定长指令
C、RISC设计的出发点是按“单条指令完成某一步骤或环节”，CISC设计的出发点是按“单条指令完成完整的操作功能”
D、一般RISC的指令数目比CISC多
E、RISC通常具备Load/Stor结构
F、RISC通常提供数量更多的寄存器
19、微处理器指令由操作码和操作数组成，其中操作码的作用是（ ）。
A、提供操作所需要的原始数据
B、定义了具体的操作功能
C、用于存放结果
D、定义执行速度
20、关于微处理器的机器指令， 正确的说法是（ ）。
A、指令就是指计算机软件
B、指令就是全部命令的集合
C、指令通常由操作码和操作数组成
D、指令就是专门用于人机交互的命令
21、与CPU执行现行程序时间无关的因素是（ ）。
A、主机频率
B、内存容量
C、U盘大小
D、总线架构
22、对于一个理想的标准3级流水线，忽略寄存器延迟时间，第一、二、三个段的延时为下面哪个选项时，指令的吞吐量最大（ ）。
A、50ps,100ps,150ps
B、50ps,100ps,160ps
C、30ps,100ps,150ps
D、60ps,100ps,120ps
23、指令流水线存在的相关性可能会引起流水线的停顿，从而影响流水线的性能和效率，其中可以采用分支预测方法来缓解的是（ ）。
A、控制相关
B、数据相关
C、结构相关
D、名字相关
24、关于理想指令流水线的说法错误的是（ ）。
A、流过流水线的指令越多，流水线吞吐率越高
B、流过流水线的指令越多，流水线效率越高
C、流水线深度越大，效率越高
D、流水线最大加速比等于流水线段数
25、下列逻辑运算指令（ ）能够将CPU内部寄存器的指定比特位清0，同时保持其他位不变。
A、与
B、或
C、非
D、以上都不对
26、在软件开发过程中“汇编”通常是指（ ）。
A、将汇编语言转换成机器语言的过程
B、将机器语言转换成汇编语言的过程
C、将高级语言转换成机器语言的过程
D、将高级语言转换成汇编语言的过程
27、CPU内部的运算器由多个小部件组成，其核心部分是( )。
A、数据总线
B、多路开关
C、累加器
D、算术逻辑单元
28、计算机正在执行的指令应存放在CPU内部的（ ）中。
A、PC寄存器
B、内存
C、指令寄存器
D、Cache
29、指令流水线中存在的相关性会影响流水线效率，能够通过引入超标量技术缓解的是（ ）。
A、数据相关
B、控制相关
C、结构相关
D、以上都不是
30、下列指标中，与数据通路宽度关系最小的是（ ）。
A、数据总线宽度
B、指令长度
C、微处理器字长
D、内部寄存器位数
E、内部寄存器个数
F、运算器位数
G、指令个数
第二章作业
1、一个时钟频率为2.5 GHz的非流水式处理器，其平均CPI是4。此处理器的升级版本引入了5级流水。然而，由于如锁存延迟这样的流水线内部延迟，使新版处理器的时钟频率必须降低到2 GHz。 (1) 对一典型程序，新版所实现的加速比是多少？ (2) 新、旧两版处理器的MIPS各是多少？
2、微码体系结构与随机逻辑体系结构有什么区别？
第五章 输入输出子系统
第五章测验
1、I/O接口按时序控制方式可分为同步接口和异步接口，这两类接口的区别是（ ）。
A、数据传输是否由统一的时序信号控制
B、是否存在握手机制
C、数据传输过程中是否可使用于仲裁机制
D、数据传输过程中是否需要CPU介入
2、计算机系统中，外设接口至少应具备一个（ ）。
A、控制端口
B、状态端口
C、地址端口
D、数据端口
3、某微机系统中，存储器地址为0x0000~0x1FFF，并行接口芯片地址为0x0100~0x0103，该系统中I/O编址方式为（ ）。
A、统一编址
B、独立编址
C、全译码编址
D、部分译码编址
4、直接存储器访问（DMA）方式访问接口的优点在于（ ）。
A、传输过程中不需要经过系统总线
B、由CPU控制数据传输的全过程
C、需要进行数据传输时外设通知CPU开始传输
D、数据传输过程中不需要CPU介入
5、在CPU响应某一中断的过程中，若希望禁止其他中断应利用（ ）。
A、中断现场
B、中断向量
C、中断断点
D、中断屏蔽标志
6、中断响应过程中，若CPU需要在处理完成后回到断点处继续执行，需要进行（ ）。
A、现场保护
B、设置中断向量
C、中断屏蔽
D、中断优先级判断
7、CPU根据（ ）判断当前中断产生的原因。
A、断点信息
B、中断类型号
C、中断向量
D、键盘输入
E、中断优先级
8、若需要设计一个拥有80个按钮的键盘，最经济的方式是使用（ ）结构。
A、80线线性键盘
B、9*9矩阵键盘
C、10线动态线性键盘
D、8*8矩阵键盘
9、CPU实现异步串行发送功能时，接口中一定会用到的是电路模块是（ ）。
A、同步控制器
B、3-8译码器
C、串并转换器
D、并串转换器
10、下列器件中，不属于外设的是（ ）。
A、打印机
B、内存
C、扫描仪
D、显示器
11、为了提高处理器对外设的响应速度，处理器与外设之间最好采用（ ）方式。
A、无条件传输
B、条件查询
C、中断传输
D、DMA传输
12、对于需要在外设与存储器之间进行大批数据高速传输的情况，下列最合适的方式是（ ）。
A、无条件传输
B、条件查询
C、中断传输
D、DMA传输
13、处理器发送给外设的命令数据，一般会存放在接口电路中的哪（ ）端口里。
A、控制端口
B、数据端口
C、状态端口
D、地址端口
14、下列无需CPU执行指令的数据传输方式是（ ）。
A、无条件
B、查询
C、DMA
D、中断
15、使用程序查询方式进行数据传输时，导致微处理器效率低下的主要原因是（ ）。
A、处理器需要不停地读取外设状态，并进行判断才能决定是否进行数据传输
B、需要传输的数据量大
C、数据传输中需要保存工作状态
D、数据传输后需要恢复工作状态
16、在常用的I/O数据传输控制方式中，中断方式的特点是（ ）。
A、数据传输由外设主动发起
B、数据传输由处理器主动发起
C、在传输的整个过程中不需要CPU介入
D、传输速率快
E、数据传输经由专用的总线
17、相对于独立编址，I/O端口采用统一编址的优点是（ ）。
A、可使存储器地址空间最大化
B、可使端口地址空间最大化
C、需要专门的信号线来区分地址总线上出现的是存储单元地址还是端口地址
D、存储器与端口可以采用相同的指令访问
E、I/O读写效率提高
F、存储器和I/O的寻址空间都得到了最大化
18、关于微处理器的系统地址总线，以下说法正确的是（ ）。
A、可用于对接口内不同端口进行地址译码
B、可用于在微处理器与控制端口之间传送信息
C、可用于在微处理器与数据端口之间传送信息
D、可用于在微处理器与状态端口之间传送信息
19、关于I/O接口电路中保存的控制信息，说法正确的是（ ）。
A、来自微处理器系统地址总线
B、来自微处理器系统数据总线
C、来自微处理器系统状态总线
D、来自外设
20、关于I/O接口电路中保存的外设状态信息，说法正确的是（ ）。
A、可以利用系统地址总线送给处理器
B、可以利用系统数据总线送给处理器
C、必须利用系统控制总线送给处理器
D、必须利用专用总线送给处理器
21、对于某低速外设，微处理器希望只有当外设准备好数据后才与之进行数据交互。要完成这种数据传输需求，最好选用（ ）。
A、无条件传送
B、查询传送
C、中断传送
D、DMA传送
22、关于微处理器系统中的中断技术，以下说法正确的是（ ）。
A、能够减轻外设负担
B、能够减轻微处理器负担
C、能够使数据传输速率达到最高
D、能够增加数据交换精度
23、在微处理器系统中，中断向量通常是指（ ）。
A、中断服务程序的入口地址
B、中断源的优先级
C、中断发生的先后顺序
D、中断源的类型编号
E、中断服务程序的首指令
F、中断服务程序的首地址
24、在外设接口中，通常状态寄存器的作用是存放（ ）。
A、CPU给外设的命令
B、外设给CPU的命令
C、外设的工作状态
D、CPU的工作状态
25、除了I/O设备本身的性能外，影响嵌入式系统I/O数据传输速度的主要因素是（ ）。
A、CPU的时钟
B、总线的传输速率
C、主存的容量
D、寄存器的数目
26、关于I/O接口中控制端口的描述，正确的是（ ）。
A、其内容来自于系统地址总线
B、其内容来自于系统控制总线
C、其内容来自于系统数据总线
D、以上描述都不对
27、在主机与外设进行数据交换时，为解决两者之间的同步与协调、数据格式转换等问题，必须要引入（ ） 。
A、数据缓冲器
B、地址译码器
C、I/O接口
D、串并转换器
28、主机与外设交换数据时，与查询方式相比，采用中断控制方式的主要优点是（ ）。
A、系统实时性更强
B、外设功耗更小
C、硬件成本更低
D、软件移植性更好
29、在把模拟量转换为数字量的过程中，由于数字量不能连续变化而造成的误差称为（ ）。
A、孔径误差
B、量化误差
C、偏移误差
D、非线性误差
30、下列关于DMA的说法，错误的是（ ）。
A、DMA的传输过程无需CPU的参与
B、在DMA传输过程中，源地址和目的地址均由硬件指定
C、DMA控制器可以对传输的数据进行逻辑运算和其他处理
D、利用DMA控制器，CPU和I/O设备可以在一定程度上实现并行工作
E、CPU只启动DMA，而不干预数据传输过程
F、传输的数据需经过CPU的控制器
G、可直接在外设和内存之间传输数据
H、数据的传输可由硬件完成而不需软件介入
31、微处理器系统中，一般中断类型号是指（ ）。
A、中断服务程序的起始存放地址
B、中断向量表中的地址指针
C、中断向量表的起始存放地址
D、中断服务程序的编号
32、下列关于中断的说法，正确的是（ ）。
A、一个计算机系统只需要一个中断源
B、中断只能执行数据传输的任务
C、中断响应过程中允许嵌套
D、中断的发生时刻都可预知
第五章作业
1、某微处理器系统有8个I/O接口芯片，每个接口芯片占用8个端口地址。若起始地址为0x9000，8个接口芯片的地址连续分布，用74LS138作为译码器，试画出端口译码电路图，并说明每个芯片的端口地址范围。
2、CPU与I/O设备之间的数据传送有哪几种方式？每种工作方式的特点是什么？各适用于什么场合？
3、常用的中断优先级的管理方式有哪几种？分别有哪些优缺点？
4、某外设向CPU发出了中断请求，但没有收到响应，可能的原因有哪些？
第六章 ARM嵌入式系统开发技术
第六章单元测验
1、ARM最小系统中复位电路主要用于产生（ ）。
A、一定时长的低电平信号。
B、一定时长的高电平信号。
C、恒定的低电平信号。
D、恒定的高电平信号。
2、ARM系统使用的片内总线是（ ）。
A、AMBA
B、PCI
C、USB
D、Wishbone
3、ARM系统中，处理器所处的位置描述最准确的是（ ）。
A、SOC芯片内
B、I/O接口芯片内
C、SOC芯片外
D、存储芯片内
4、若需要通过串口与ARM芯片通信，下面（ ）步骤是必须的。
A、将串口线与芯片对应管脚连接
B、外接专用串口芯片与ARM外部总线连接
C、外接专用串口芯片与ARM SPI总线连接
D、将串口线与芯片电源脚连接
5、下面（ ）描述的是ARM的软件体系。
A、ARMv7
B、ARM7TDMI
C、ARM9EJ-S
D、ARM11
6、下列（ ）模块不是ARM系统运行时必须的。
A、外围应用接口
B、电源模块
C、复位模块
D、时钟模块
7、在芯片电源脚连接的线路上加入电容，并使其靠近芯片，这样做的目的不正确的是（ ）。
A、提高芯片的运行速度
B、减小电源电压的波动
C、增加电流抵抗瞬时变化的能力
D、降低数字电路信号变化带来的噪声
8、MT48LC16M16这一款DDR芯片地址线有13根，数据线有16根，若与总线位宽为16位的系统连接。按字节编址的情况下该芯片的A0脚应当跟系统总线中（ ）脚连接。
A、A1
B、A0
C、A2
D、D0
9、程序员编写的程序，在ARM系统中运行时，存放在（ ）模块中。
A、内存模块
B、硬盘模块
C、JTAG模块
D、时钟模块
10、在S3C2410中，下面（ ）时钟频率最高。
A、FCLK
B、HCLK
C、PCLK
D、UCLK
11、GPIO控制器所在位置描述最准确的是（ ）。
A、ARM SOC芯片中
B、ARM内核中
C、ARM系统的Cache中
D、ARM系统的DMA中
12、ARM访问特殊功能寄存器的方法与访问下列（ ）设备一致。
A、内存
B、寄存器
C、Cache
D、以上都不对
13、对ARM中特殊功能寄存器的描述正确的是（ ）。
A、采用地址映射编址
B、采用独立编址
C、可不通过地址访问
D、若操作数在这类寄存器内，访问时的寻址方式是立即数寻址
14、在S3C2440芯片上，若要使用G组GPIO的7脚进行输出，则下面正确的是（ ）。
A、写0x6341到GPGCON寄存器
B、写0x8239到GPGCON寄存器
C、写0x0522到GPGCON寄存器
D、写0x3333到GPGCON寄存器
15、串行通信时，对收发双方设备的连接方法，说法最准确的是（ ）。
A、一个设备的TXD脚和RXD脚分别接另一设备的RXD脚和TXD脚
B、一个设备的TXD脚和RXD脚分别接另一设备的TXD脚和RXD脚
C、TXD和RXD信号混接不影响通信
D、以上答案均不对
16、参与串行通信的两个设备中，一设备设置为：波特率115200，8位数据位，1位停止位，1位奇校验，则另一设备的波特率因子为16，其余设置应为（ ）。
A、波特率115200，8位数据位，1位停止位，1位奇校验
B、波特率7200，8位数据位，1位停止位，1位偶校验
C、波特率115200，8位数据位，1位停止位，1位偶校验
D、波特率7200，8位数据位，1位停止位，1位奇校验
17、S3C2440芯片与另一设备使用串口通信时（波特率115200，8位数据位，1位停止位，1位奇校验）。若该芯片使用PCLK作为波特率产生时钟，且PCLK的频率为100MHz，则UBRDIV的值应为（ ）。
A、54
B、36
C、53
D、35
18、S3C2440芯片串口0工作在非FIFO模式下时，下面（ ）代码能检查当前是否接收到数据。 注：下述等号后的名称与S3C2440数据手册定义的寄存器一致。
A、LDR R0, =UTRSTAT0 LDR R1, [R0] TST R1, 0x01
B、LDR R0, =UFSTAT0 LDR R1, [R0] AND R1, R1, 0x3F TST R1, 0
C、LDR R0, =UTRSTAT0 LDR R1, [R0] TST R1, 0x10
D、LDR R0, =UFSTAT0 LDR R1, [R0] AND R1, R1, 0x3F00 TST R1, 0
19、S3C2440芯片串口与计算机串口进行连接时必须（ ）。
A、接入电平转换芯片，将UART信号转换为RS232信号
B、接入噪声过滤芯片，过滤线路中引入的噪声
C、接入变频芯片，将UART信号频率转换为电脑频率
D、直接连接
20、ARM最小系统上电后由电源模块产生复位信号，随后ARM芯片将（ ）。
A、产生复位异常，并由该异常处理自动将PC设置为0x00000000，并从此处开始执行。
B、跳转到0x10000000执行。
C、产生复位异常，并由该异常处理自动将PC设置为0xFFFFFFFF，并从此处开始执行。
D、跳转到0xFFFFFFFF执行。
21、异常向量表一般用于保存（ ）。
A、对应异常服务程序的入口地址
B、对应异常的类型号
C、对应异常的原因
D、以上都不对
22、在基于循环的嵌入式程序中，若某模块因等待任务执行而无法跳出内部循环，则以下描述不正确的是（ ）。
A、中断机制能够让该循环退出
B、其他模块无法执行
C、浪费CPU执行时间
D、外部请求无法响应
23、嵌入式操作系统不能管理的部件是（ ）。
A、寄存器
B、内存
C、文件
D、外设
24、Linux操作系统中驱动程序对设备文件提供的操作不包括（ ）。
A、删除
B、读取
C、写入
D、控制
25、下列对基于循环的应用程序描述中不正确的是（ ）。
A、多个任务可以同时运行
B、各模块运行顺序固定，无法设置优先级
C、各模块运行时间不确定，可能造成一个任务独占CPU
D、编程难度小
26、异常发生时，ARM微处理器系统会自动将返回地址存入到寄存器（ ）中。
A、R14
B、R15
C、R12
D、R11
27、微处理器系统中，以下不属于“异常”的是（ ）。
A、系统复位
B、软件中断
C、函数调用
D、未定义指令陷阱
28、嵌入式系统由硬件部分和软件部分构成，以下（ ）不属于嵌入式系统软件。
A、操作系统内核
B、驱动程序
C、FPGA开发软件
D、嵌入式中间件
29、ARM工作状态下，每取出一条指令后程序计数器PC的值应该( )。
A、自动加1
B、自动加4
C、自动清0
D、自动置1
30、比较无符号数大小时，ARM处理器是根据 （ ） 标志位来判断的。
A、C和N
B、C和V
C、C和Z
D、Z和V
31、汇编源程序中的伪指令是在（ ）阶段起作用。
A、编辑
B、链接
C、编译
D、执行
32、对ARM微处理采用C语言和汇编语言混合编程时，根据ATPCS规则的约定，数据堆栈应该采用（ ）类型。
A、满递增
B、满递减
C、空递增
D、空递减
33、ARM汇编指令SUB R0，R1，R2，LSR #2中，LSR的含义是（ ）。
A、逻辑左移
B、逻辑右移
C、算术左移
D、算术右移
34、ARM汇编源程序中至少应含有（ ）个段（AREA）。
A、1
B、2
C、3
D、0
35、设ARM汇编指令“STR R1，[R0，#16]”执行前，R0=0xA000 0000，则执行后R0值为（ ）。
A、0xA0000000
B、0xA0000016
C、0xA0000010
D、不确定
36、下列关于ARM和Thumb指令的描述，错误的是（ ）。
A、ARM指令长度为32bits，而Thumb指令为16bits
B、所有ARM指令都可以条件执行，而Thumb指令则仅有B指令具有条件执行功能
C、ARM和Thumb属于两个指令集，不能在同一个汇编程序中混用
D、从功能上来看，Thumb指令是ARM指令的一个子集
37、下列对于ARM汇编语句“LDR R1，=0x12345678”的描述，错误的是（ ）。
A、该语句将会被汇编为若干条机器指令的组合
B、该语句的汇编会使用到文字池
C、该语句执行后寄存器R1的值为0x12345678
D、该语句将R1所指向的内存单元赋值为0x12345678
38、若欲在ARM汇编源程序中调用一个C语言函数，应该使用指令（ ）。
A、SWI
B、BX
C、CALL
D、BL
39、下列ARM指令中，执行后不会影响CPSR的是（ ）。
A、TEQ R1，R2
B、ADD R0，R1，R2
C、EORS R，R2，R3
D、CMP R0，R1
40、下列ARM指令中，可以实现从子过程返回的是（ ）。
A、RETURN
B、MOV PC，R14
C、ADDS R0，R1，R2
D、LDR PC，MAIN
41、ARM CPU采用Load/Store结构，主要目的是能有助于（ ）。
A、减少引脚
B、减少寄存器
C、简化数据通路
D、改善I/O性能
42、ARM程序中，在C代码中内嵌汇编语句时，通常需要在内嵌的汇编程序段前标识的关键字是（ ）。
A、_asm
B、EXPORT
C、IMPORT
D、extern
43、对于ARM CPU的MOV指令来说，其操作数不能使用的寻址方式是（ ）。
A、立即寻址
B、寄存器移位寻址
C、基址变址寻址
D、寄存器直接寻址
44、几乎所有的ARM指令都可以条件执行，若要表达有符号数大于或等于条件，应在操作码后使用（ ）条件助记符。
A、CC
B、GE
C、LS
D、HS
45、下列 ARM 指令中，没有错误的是（ ）。
A、LDMFD SP!, { R1~R4}
B、MOV R0, 0x01FF
C、SBCNV R15, R6, LSR R4
D、MUL R1, R1, R2
46、下面关于语句“Addr EQU 0x45500”的理解错误的是（ ）。
A、EQU伪指令定义了程序中的一个标号或者常量符号
B、EQU伪指令定义了程序执行过程中的一个变量，初值为0x45500
C、Addr一旦被赋值为0x45500，还可在汇编过程中再使用EQU重新定义新值
D、Addr是汇编过程中的一个符号，本身并不占据内存空间
47、下列有可能实现类似C语言中“switch”结构的“散转”功能的语句是（ ）。
A、BL SUB
B、LDR PC，[R1，R2，LSL#2]
C、LDR PC，LR
D、LDMFD SP！，{ R1~R7，PC}
第六章单元作业
1、在某采用小端存储的S3C2440系统中，处理器外设时钟PCLK=66.68MHz，使用其UART1接口实现串行通信，要求传输速率19200bps，不使用FIFO，关闭流控制，帧格式：8位数据位，2位停止位，偶校验。试编写关键的初始化程序语句。
2、ARM处理器中，PC、CPSR和SPSR寄存器的作用各是什么？
3、哪些特征是ARM和其他RISC体系结构所共有的？
4、ARM指令中的第二操作数有哪几种表示形式？举例说明。
5、指出MOV指令与LDR加载指令的区别及用途。
6、写一段汇编代码判断R1的值是否大于0x30 , 是则将R1减去0x30。
学习通微处理器与嵌入式系统设计_1
概述
学习通微处理器与嵌入式系统设计_1是一门关于嵌入式系统和微处理器的基础教程。通过本课程，学习者可以了解嵌入式系统和微处理器的基本概念、原理和应用，并能够使用C语言进行嵌入式系统的编程和应用开发。
课程大纲
- 第一章：嵌入式系统概述
- 第二章：嵌入式系统硬件基础
- 第三章：嵌入式系统软件基础
- 第四章：微处理器概述
- 第五章：单片机概述
- 第六章：C语言程序设计基础
- 第七章：嵌入式系统应用开发
课程内容
第一章：嵌入式系统概述
本章主要介绍嵌入式系统的基本概念、特点、发展历史和应用领域。学习者将了解嵌入式系统的定义、与传统计算机系统的区别，以及嵌入式系统在各个领域的应用。
第二章：嵌入式系统硬件基础
本章主要介绍嵌入式系统的硬件组成，包括各种常用的处理器、存储器、外设和接口。学习者将了解各种处理器的特点和应用场景，掌握各种存储器和外设的使用方法。
第三章：嵌入式系统软件基础
本章主要介绍嵌入式系统的软件组成，包括操作系统、驱动程序和应用程序。学习者将掌握各种操作系统的特点和应用场景，能够编写各种驱动程序和应用程序。
第四章：微处理器概述
本章主要介绍微处理器的基本概念、结构和工作原理。学习者将学习到如何选择和使用不同的微处理器，以及如何理解和分析微处理器的内部结构和工作原理。
第五章：单片机概述
本章主要介绍单片机的基本概念、结构和应用，包括各种常见的单片机及其特点和应用场景。学习者将掌握单片机的软硬件开发方法，能够编写各种应用程序。
第六章：C语言程序设计基础
本章主要介绍C语言的基本概念、语法和程序设计方法。学习者将掌握C语言的基本语法和程序设计方法，能够编写各种简单的C语言程序。
第七章：嵌入式系统应用开发
本章主要介绍嵌入式系统的应用开发方法，包括硬件和软件开发。学习者将掌握如何设计和开发嵌入式系统的各种应用，能够独立完成嵌入式系统应用开发。
总结
学习通微处理器与嵌入式系统设计_1是一门非常实用的课程，通过学习本课程，可以掌握嵌入式系统和微处理器的基本概念、原理和应用，能够使用C语言进行嵌入式系统的编程和应用开发。这对于从事嵌入式系统和微处理器领域的工程师和爱好者来说，都是非常有帮助的。
