超星计算机组成原理_1期末答案(学习通2023课后作业答案)
15 min read超星计算机组成原理_1期末答案(学习通2023课后作业答案)
第1章测试
1、超星成原随着硬件技术的计算机组发展，计算机的理期电子器件推陈出新，各种类型和用途的末答计算机也是琳琅满目，但所有种类计算机依然具有“存储程序”的案学特点，最早提出这种概念的习通是___
A、冯·诺依曼(Von Neumann)
B、课后贝尔（Bell）
C、作业巴贝奇（Charles Babbage）
D、答案图灵（Alan Mathison Turing）
2、超星成原以小规模集成电路为主要器件的计算机组是___
A、第三代计算机
B、理期第一代计算机
C、末答第二代计算机
D、案学第四代计算机
3、习通下列器件中，___是16位处理器
A、Intel 8086
B、Intel core I7
C、Intel P6000
D、Intel 80486
4、将要执行的程序的入口地址，应存放在下列哪个寄存器中___
A、PC
B、IR
C、ACC
D、MQ
5、下列语句中，表述错误的是___
A、1 MB = 1024 Kb
B、1 KB = 1024 B
C、1 MB = 1024 * 1024 B
D、1 KB = 1024 * 8 b
6、以下缩写中，不是寄存器的是___
A、CU
B、IR
C、ACC
D、MQ
7、已知一个主存储器的MDR为32位，MAR为16位，则该主存储器的大小是___
A、2^16 * 4B
B、2^16 * 4b
C、2^32 * 4B
D、2^32 * 4b
8、现代的计算机结构与典型的冯·诺依曼计算机结构的区别是现代计算机已转化为以___为中心
A、存储器
B、运算器
C、控制器
D、外围设备
9、可以直接在机器上运行的语言为___
A、机器语言
B、Java语言
C、C语言
D、汇编语言
10、汇编语言与机器语言的对应关系为___
A、一对一
B、一对多
C、多对一
D、多对多
11、存放在存储器中的数据按照___访问
A、地址
B、指针
C、索引
D、哈希
12、典型的冯诺依曼机以____为中心
A、运算器
B、存储器
C、输入设备
D、内存
13、现代计算机由CPU、I/O设备及___组成。
A、主存储器
B、硬盘
C、主机
D、外部设备
14、主存储器又称___
A、内存
B、硬盘
C、辅存
D、控制器
15、MDR的位数反映了___
A、存储字长
B、存储单元的个数
C、机器字长
D、存储容量
16、第一代计算机采用的硬件技术为___
A、电子管
B、晶体管
C、中小规模集成电路
D、大规模集成电路
17、计算机系统是一个由硬件，软件组成的多级层次结构，它在各个层次上可以抽象为不同的机器，通常可抽象为微程序机器M0（微指令系统）、传统机器M1（机器语言机器）、虚拟机器M2（操作系统机器）、虚拟机器M3(汇 编语言机器)、虚拟机器M4(高级语言机器)， 其中微程序机器M0（微指令系统）的执行的功能是：___
A、由硬件直接执行微指令
B、用微程序解释机器指令
C、用机器语言解释操作系统
D、用汇编程序翻译成机器语言程序
18、以存储器为中心的计算机结构框图如下所示， 其中部件控制器的功能是：___
A、用来控制、指挥程序和数据的输入、运行以及处理运算结果。
B、完成算数运算和逻辑运算，并将运算的中间结果暂存在计算器内。
C、用来存放数据和程序
D、将人们熟悉的信息形式转换为机器能识别的信息形式
19、将高级语言程序翻译成机器语言程序需借助于____
A、编译程序
B、连接程序
C、编辑程序
D、汇编程序
20、只有当程序要执行时，它才会将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行语句，此程序成为____
A、解释程序
B、目标程序
C、编译程序
D、汇编程序
21、计算机系统中的存储系统是指____
A、主存和辅存
B、RAM存储器
C、ROM存储器
D、主存
22、下列不属于输入设备的是___
A、显示器
B、键盘
C、鼠标
D、扫描仪
23、计算机系统中有很多条指令,不同指令主机完成一条指令的过程也不尽相同,以下是某指令的执行过程. 上述框图中,是指令____的执行过程。
A、取数指令
B、加法指令
C、乘法指令
D、存数指令
24、计算机的运算速度与许多因素有关，如机器的主频、执行什么样的操作等。MIPS是衡量计算机运行速度普遍采用的计量单位。假想，机器A每秒能执行200万条指令，记做2MIPS，机器B每秒能执行500万条指令，记做5MIPS。在这两台机器上，运行同一程序时，两条机器上所用时间___
A、无法确定
B、B机器用的时间短
C、A机器B机器所用时间相同
D、A机器用的时间短
25、计算机存储数据的最小单位是什么？
A、位
B、字
C、字节
D、无正确答案
26、一片2MB的磁盘能存储多大的数据？
A、2^21字节
B、10^6字节
C、10^(-6)字节
D、2^21位
27、对于32位的计算机，一个字节由几位组成？
A、8
B、16
C、32
D、无正确答案
28、计算机中那一部分负责指令译码？
A、控制单元
B、算术逻辑单元
C、输入输出译码电路
D、存储器译码电路
29、当前指令被存放在哪里？
A、IR
B、PC
C、MDR
D、MAR
30、以下被誉为计算机的中枢神经，由它来指挥各部件协调工作的是__
A、控制器
B、存储器
C、运算器
D、无正确答案
31、以下语言中哪一种在计算机上执行最快？
A、汇编语言
B、C++
C、JAVA
D、python
32、冯诺依曼机工作方式的基本特点是？
A、无正确答案
B、多指令流多数据流
C、存储器按内容选择地址
D、堆栈操作
33、存放在寄存器ACC中的操作数有___
A、被加数及和
B、被除数及余数
C、减数及差
D、乘数及乘积高位
E、乘数及乘积高位
F、商
34、以下哪些术语是用来评价CPU的性能___
A、MIPS
B、CPI
C、FLOPS
D、MAR
E、MB
F、MDR
35、下列哪些是计算机组成讨论的问题？
A、如何取指令
B、如何实现乘法指令
C、如何分析指令
D、如何编译程序
E、如何设计算法
F、程序编写规范
36、控制器的组成部分有___
A、指令寄存器
B、程序计数器
C、控制单元
D、累加器
E、乘商寄存器
F、地址寄存器
37、1945年，数学家冯·诺依曼提出了“存储程序”的概念，以此概念为基础的各类计算机统称为冯·诺依曼机。下面关于典型的冯·诺依曼机特点说法正确的是(多选)：____
A、计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成。
B、指令和数据均用二进制数表示
C、指令由操作码和地址组成，操作码用来表示操作性质，地址码用来表示操作数在存储器中的位置
D、指令在存储器内按顺序存放
E、指令和数据分开存储于存储器内，并可按地址寻址
F、机器已存储器为中心，输入输出设备可直接与存储器间进行数据传送。
38、计算机硬件的主要指标包括(多选)____
A、机器字长
B、存储容量
C、运算速度
D、总线宽度
39、以下哪两个部件是CPU的必要组成部分？
A、算术逻辑单元
B、控制单元
C、存储器
D、译码电路
E、总线
F、外设
第3章 系统总线
第3章 测试
1、计算机系统的五大部件之间两种互联方式为___
A、总线连接和分散连接
B、分散连接和聚集连接
C、总线连接和聚集连接
D、分散连接和芯片连接
2、按连接部件不同可以对总线分为三大类，其中不属于这三类的是___
A、存储总线
B、片内总线
C、系统总线
D、通信总线
3、下列不属于系统总线的为___
A、片内总线
B、数据总线
C、地址总线
D、控制总线
4、相对于单总线结构，多总线结构解决了___速度不匹配的问题。
A、CPU、主存与I/O设备间
B、地址总线与数据总线
C、寄存器与ALU
D、I/O设备间
5、DMA总线用于___之间交换信息
A、主存与I/O设备
B、CPU与主存
C、CPU与I/O设备
D、I/O设备间
6、下列不属于集中控制优先权仲裁方式的为___
A、同步查询
B、链式查询
C、计时器定时查询
D、独立请求方式
7、总线通信控制的四种方式不包括___
A、DMA通信
B、同步通信
C、异步通信
D、半同步通信
8、下列不属于片内总线连接的是___
A、CPU与内存间
B、寄存器与寄存器间
C、寄存器与算逻单元之间
D、CPU芯片内部
9、在计算机的总线中，不同信号在同一条信号线上分时传输的方式称为___
A、总线复用
B、并行传输
C、串行传输
D、并行或串行传输
10、总线是连接多个模块的信息传输线，是各部件共享的传输介质。因此在某一时刻允许有___个部件向总线发送信息。
A、一个
B、两个
C、三个
D、多个
11、衡量总线本身所能达到最高传输速率的重要指标是___
A、总线带宽
B、总线宽度
C、总线复用
D、信号线数
12、连接CPU内各寄存器、控制器及算数逻辑运算单元等部件的总线统称为___
A、片内总线
B、系统总线
C、数据总线
D、控制总线
13、“BS：总线忙”信号的建立者是___
A、获得总线控制权的设备
B、发起总线请求的设备
C、总线控制器
D、CPU
14、在计数器定时查询方式下，若每次计数都是从0开始，则___
A、设备号越小优先级越高
B、每个设备的优先级相同
C、设备号越大优先级越高
D、无法确定设备优先级
15、以下几种总线判优控制方式中，响应速度快，优先次序控制灵活，但控制线数量多，总线控制更为复杂的是___
A、独立请求方式
B、链式查询方式
C、计时器定时查询方式
D、都可以
16、假设某系统总线在一个总线周期中并行传输8字节信息，一个总线周期占用4个时钟周期，总线时钟频率为10MHz，则总线带宽是___
A、20MB/s
B、10MB/s
C、30MB/s
D、40MB/s
17、在三种集中式总线控制中， 方式对电路故障最敏感。
A、链式查询
B、计数器式定时查询
C、独立请求
D、都一样
18、在三种集中式总线控制中， 方式反应最快。
A、独立请求
B、链式查询
C、计数器式定时查询
D、都一样
19、在各种异步通信方式中， 速度最快。
A、不互锁
B、全互锁
C、半互锁
D、都一样
20、总线的异步通信方式是 。
A、不采用时钟信号，只采用握手信号
B、不采用时钟信号，不采用握手信号
C、只采用时钟信号，不采用握手信号
D、即采用时钟信号，又采用握手信号
21、在异步串行传输系统中，假设每秒传输120个数据帧，其字符格式规定包含1个起始位，7个数据位，1个奇偶校验位，1个终止位，则波特率为___。
A、1200bps
B、800bps
C、600bps
D、900bps
22、在异步传输系统中，若字符格式为：1位起始位、8位数据位、1位奇偶校验位、1位终止位，假设波特率为1200bps，则比特率为 .
A、872.72bps
B、1200bps
C、981.81bps
D、1320bps
23、总线复用方式可以___。
A、减少总线中信号线的数量
B、提高总线的传输带宽
C、增加总线的功能
D、实现并行传输
24、在同步通信中，一个总线周期的传输过程是___。
A、先传输地址，再传输数据
B、先传输数据，再传输地址
C、只传输数据
D、只传输地址
25、总线上连接着各类设备，按其对总线有无控制能力可分为主设备和从设备两种。若多个主设备同时要使用总线时，就由总线控制器的判优、仲裁逻辑按照一定的优先等级顺序确定哪个主设备能使用总线。 总线判优控制可分集中式和分布式两种，常见的集中控制优先权仲裁方式有三种：链式查询方式、计数器定时查询、独立请求方式。以下为______总线判优方式的接线图：
A、计数器定时查询
B、链式查询方式
C、独立请求方式
D、某种分布式判优
26、总线上连接着各类设备，按其对总线有无控制能力可分为主设备和从设备两种。若多个主设备同时要使用总线时，就由总线控制器的判优、仲裁逻辑按照一定的优先等级顺序确定哪个主设备能使用总线。 总线判优控制可分集中式和分布式两种，常见的集中控制优先权仲裁方式有三种：链式查询方式、计数器定时查询、独立请求方式。以下为______总线判优方式的接线图：
A、链式查询方式
B、计数器定时查询
C、独立请求方式
D、某种分布式判优
27、总线上连接着各类设备，按其对总线有无控制能力可分为主设备和从设备两种。若多个主设备同时要使用总线时，就由总线控制器的判优、仲裁逻辑按照一定的优先等级顺序确定哪个主设备能使用总线。 总线判优控制可分集中式和分布式两种，常见的集中控制优先权仲裁方式有三种：链式查询方式、计数器定时查询、独立请求方式。以下为______总线判优方式的接线图：
A、独立请求方式
B、链式查询方式
C、某种分布式判优
D、计数器定时查询
28、总线通信控制主要解决通信双方如何获知传输开始和传输结束，以及通信双方如何协调如何配合。 通常有四种方式：同步通信、异步通信、半同步通信和分离式通信。 同步通信中，通信双方由统一时标控制数据传送。下图表示了某输入设备向CPU传输数据的同步通信过程。 图中总线传输周期是连接在总线上的两个部件完成一次完整且可靠地信息传输时间，它包含4个时钟周期T1 、T2 、T3 、T4 。在上图所示读命令中，T3时钟周期执行的操作是____
A、从模块提供数据
B、主模块发出地址
C、主模块发读命令
D、主模块撤销读命令，从模块撤销数据
29、总线通信控制主要解决通信双方如何获知传输开始和传输结束，以及通信双方如何协调如何配合。 通常有四种方式：同步通信、异步通信、半同步通信和分离式通信。 同步通信中，通信双方由统一时标控制数据传送。下图表示了CPU向某输设备传输数据的同步通信过程。 图中总线传输周期是连接在总线上的两个部件完成一次完整且可靠地信息传输时间，对于写命令，它包含时钟周期T1 、T1.5 、T2 、T3和T4 。在上图所示写命令中，T2时钟周期执行的操作是____
A、主模块发出写命令，从模块接收到命令后，必须在规定时间内将数据总线上的数据写到地址总线所指明的单元中。
B、主模块发出地址
C、主模块提供数据
D、主模块撤销读命令，从模块撤销数据
30、总线通信控制主要解决通信双方如何获知传输开始和传输结束，以及通信双方如何协调如何配合。通常有四种方式：同步通信、异步通信、半同步通信和分离式通信。在异步通信中，应答方式又可分为不互锁、半互锁和全互锁三种类型。下图表示了异步通信中请求与应答的互锁关系，下列说法正确的是____
A、(1)是不互锁 (2)是半互锁 (3)是全互锁
B、(1)是半互锁 (2)是不互锁 (3)是全互锁
C、(1)是全互锁 (2)是不互锁 (3)是是半互锁
D、(1)是不互锁 (2)是全互锁 (3)是半互锁
31、通常将完成一次总线操作的时间称为总线周期，可以分为4个阶段。1）申请分配阶段。2）寻址阶段 3）传数阶段4）结束阶段，一个总线周期各阶段执行的优先次序是___
A、申请分配阶段à寻址阶段à传数阶段-à结束阶段
B、寻址阶段à申请分配阶段à传数阶段-à结束阶段
C、申请分配阶段à传数阶段à寻址阶段-à结束阶段
D、寻址阶段à申请分配阶段à传数阶段-à结束阶段
32、总线宽度又成总线位宽，它是总线上同时能够传输的数据位数，通常是指____的根数
A、数据总线
B、控制总线
C、地址总线
D、数据总线+控制总线+地址总线
33、总线特性包括___
A、机械特性
B、电气特性
C、功能特性
D、时间特性
E、信号特性
F、控制特性
34、系统总线是连接计算机内各大部件的信息传输线，该总线按传输内容的不同又分为___
A、数据总线
B、地址总线
C、控制总线
D、存储总线
E、传输总线
35、下列选项中的英文缩写均为总线标准的是___
A、PCI
B、USB
C、ISA
D、CPI
E、MIPS
36、.所谓的三总线结构的计算机中的“三总线”包含 。
A、I/O总线
B、主存总线
C、DMA总线
D、地址线
E、数据线
F、控制线
37、按连接部件不同，总线通常可分为以下哪些种 。
A、片内总线
B、系统总线
C、通信总线
D、控制线
E、地址线
F、主存总线
38、一个总线传输周期包括____几个阶段
A、申请分配阶段
B、寻址阶段
C、传输阶段
D、结束阶段
E、握手阶段
39、总线标准可视为系统与各模块、模块与模块之间的一个互连的界面标准。这个界面对其它两端的模块都是透明的。下列常用的各种标准中，属于总线标准的是______
A、ISA
B、PCI
C、EISA
D、VESA
E、IEEE 802
40、控制总线中常见的控制信号包括___
A、时钟
B、复位
C、存储器写
D、总线请求
E、中断请求
F、传输响应
第4章 存储器（上）
第4章 测试(上）
1、___层次主要解决了CPU和主存速度不匹配的问题。
A、缓存-主存
B、主存-辅存
C、CPU-辅存
D、无正确答案
2、从用户角度，存储器的主要性能指标不包括___。
A、存取方式
B、速度
C、容量
D、每位价格
3、存储字长都取___。
A、8的倍数
B、8
C、2 的倍数（如2,4,6…）
D、无限制
4、半导体存储芯片的译码驱动方式有两种___
A、线选法和重合法
B、线选法和片选法
C、片选法和重合法
D、线选法和复用法
5、某一静态RAM芯片，其容量为1K×4位，除电源和接地端外，该芯片引出线的最少数目为：
A、14
B、16
C、10
D、12
6、动态RAM常用的三种刷新方式中不包括
A、静态刷新
B、集中刷新
C、分散刷新
D、异步刷新
7、下列说法错误的是___
A、动态RAM比静态RAM速度高
B、动态RAM需要再生，故需配置再生电路
C、动态RAM的功耗比静态RAM小
D、动态RAM的价格比静态RAM的价格便宜
8、下列说法错误的是
A、动态RAM的集成度低于静态RAM的集成度
B、动态RAM行、列地址按先后顺序输送，减少了芯片引脚，封装尺寸也减少
C、动态RAM的速度比静态RAM的速度低
D、静态RAM的价格比动态RAM的价格高
9、下列存储器中，CPU不能直接访问的是___
A、硬盘
B、Cache
C、寄存器
D、RAM
10、以下存储器构成的体系结构中，存储器存取速度由慢到快的排列顺序是___
A、辅存—主存—Cache—寄存器
B、主存—辅存—Cache—寄存器
C、辅存—主存—寄存器—Cache
D、辅存—寄存器—主存—Cache
11、某一SRAM芯片，其容量为16K*8位，则其数据线和地址线的条数分别为___
A、地址线14根，数据线8根
B、地址线16根，数据线8根
C、地址线和数据线均为8根
D、地址线和数据线均为14根
12、DRAM的刷新方式，是以____为单位进行的。
A、行
B、列
C、行或者列
D、存储单元
13、一般的虚拟存储器系统是由___两级存储器构成。
A、主存—辅存
B、缓存—主存
C、缓存—辅存
D、寄存器—缓存
14、DRAM存储器主要通过___来存储信息。
A、电容
B、触发器
C、磁介质
D、寄存器
15、计算机的存储系统采用分级方式主要是为了___
A、解决容量、速度、价格三者之间的矛盾。
B、方便程序设计人员编程
C、方便计算机硬件扩展
D、方便硬件更新换代
16、下列关于主存存取速度说法错误的是
A、存取周期（Memory Cycle Time)是指存储器进行连续两次独立的存储器操作所需的总时间
B、存取时间又称为存储器的访问时间，是指启动一次存储器操作到完成该操作所需的全部时间
C、存取时间分读出时间和写入时间两种
D、通常存取周期大于存取时间
17、随机存储器按其存储信息的原理不同，可以分为静态RAM和动态RAM两大类。 下图是静态RAM芯片Interl2114的外特征示意图。图中，A9~A0为地址输入端；I/01~I/O4为数据输入/输出端；CS为片选信号（低电平有效）；WE为写允许信（低电平为写，高电平为读）；Vcc为电源端；GND为接地端。 由Intel2114的外特征图，我们可知其存储容量为____
A、1K×4 位
B、1K × 4字节
C、1K × 10位
D、2K × 4位
18、随机存储器按其存储信息的原理不同，可以分为静态RAM和动态RAM两大类。 动态RAM基础电路有三管式和单管式两种，它们的共同特点都是靠电容存储电荷的原理来寄存信息。若电容上存有足够多的电荷表示存“1”，电容上无电荷表示存“0”。电容上的电荷一般只能维持1~2ms，因此即使电源不掉电，信息也会自动消失。为此，必须在2ms内对其所有存储单元恢复一次原状态，这个过程称为再生或刷新。 动态RAM的刷新有集中刷新，分散刷新，异步刷新之分。集中刷新是在规定的一个刷新周期内，对全部单元集中一段时间逐行进行刷新，刷新时必须停止读/写操作。在一个刷新周期内不能进行读/写操作的时间称为“死时间”，又称为“死区”，其所占的比率称为“死时间率”。 某动态RAM的刷新时间分配示意图如下，它的刷新方式为_____,死时间率是____
A、集中刷新、3.2%
B、分散刷新、3.2%
C、集中刷新、1.2%
D、异步刷新、1.2%
19、主存的实际结构如图4.4所示，根据MAR中的地址访问某个存储单元时，需经过地址译码、驱动等电路，才能找到所需访问的单元。读出时，需经过读出放大器，才能将被选中单元中存储字送到MDR。写入时，MDR中的数据也必须经过写入电路才能真正写入到被选中的单元中。 在现代计算机中，通常会将图中的____制作在CPU芯片中。
A、MAR 和MDR
B、地址总线、数据总线
C、驱动器、译码器、读写电路
D、图中所有器件
20、下列说法错误的是___
A、地址线是双向输入的，其位数与芯片容量有关
B、数据显示双向的，其位数与芯片可读出或写入的数据位数有关
C、地址线和数据线的位数共同反映存储芯片的容量
D、控制线主要有读/写控制线与片选线两种
21、按照在计算机中的作用，存储器可以分为主存储器、辅助存储器和缓冲存储器，下列属于辅助存储器的是___
A、磁盘
B、静态RAM
C、Flash Memory
D、动态RAM
22、随机存储器按其存储信息的原理不同，可以分为静态RAM和动态RAM两大类。 动态RAM基础电路有三管式和单管式两种，它们的共同特点都是靠电容存储电荷的原理来寄存信息。若电容上存有足够多的电荷表示存“1”，电容上无电荷表示存“0”。电容上的电荷一般只能维持1~2ms，因此即使电源不掉电，信息也会自动消失。为此，必须在2ms内对其所有存储单元恢复一次原状态，这个过程称为再生或刷新。 动态RAM的刷新有集中刷新，分散刷新，异步刷新之分。 以下为某动态RAM的的刷新时间分配示意图如下，它的刷新方式为_____
A、分散刷新
B、集中刷新
C、异步刷新
D、上图不是刷新时间分配图
23、以下不属于主存基本组成的是___
A、CU
B、存储体
C、读写电路
D、译码器
24、下列选项中，一般不属于CPU与主存间连线的是___
A、扩展总线
B、数据总线
C、地址总线
D、读写控制线
25、所谓存储容量一般是指___
A、主存存放二进制代码的总位数
B、主存的数据线数量
C、主存的芯片个数
D、主存的地址线数量
26、下列叙述中正确的是___
A、主存可由RAM和ROM组成
B、主存只能由ROM组成
C、主存只能由RAM组成
D、主存不是由RAM和ROM组成的
27、某存储器容量为32K*16位，则___
A、地址线为15根，数据线为16根
B、地址线为16根，数据线为32根
C、地址线为32根，数据线为16根
D、地址线为16根，数据线为15根
28、和辅存相比，主存的特点是___
A、容量小，速度快，成本高
B、容量小，速度快，成本低
C、容量大，速度快，成本高
D、容量大，速度快，成本低
29、某计算机机器字长为16位，它的存储容量是128KB，按字编址，它的寻址范围是___
A、64K
B、64KB
C、32K
D、32KB
30、以下技术指标中，一般与存储器性能不相关的是___
A、PCI总线带宽
B、存取时间
C、存取周期
D、存储器带宽
31、随机存储器按其存储信息的原理不同，可以分为静态RAM和动态RAM两大类。下图是____存储器的基本电路图
A、静态RAM
B、动态RAM
C、磁盘
D、相联存储器
32、为了提高存储器的带宽，可以采用的方式有___
A、缩短存储周期
B、增加存储字长
C、增加存储体
D、增长存储周期
E、缩短存储字长
F、减少存储体
33、与动态RAM相比，静态RAM的特点有___
A、芯片引脚多
B、位价高
C、速度快
D、功耗大
E、集成度高
F、需要配置再生电路
34、下列各类存储器中，属于随机存取存储器的是___
A、SRAM
B、DRAM
C、CDROM
D、HardDisk
35、下列各类存储器中，存储信息在掉电后不易失的是____
A、PROM
B、EPROM
C、EEPROM
D、SRAM
E、DRAM
36、下列关于半导体存储器的特点说法正确的是___
A、体积小
B、功耗低
C、存取时间短
D、具有易失性
E、具有非易失性
F、存取时间长
37、主存各存储单元的空间位置是由单元地址号来表示的，不同的机器存储字长也不相同，通常用8位二进制数表示一个字节，因此存储字长都取8的倍数。通常计算机系统即可以按字寻址，也可以按字节寻址。 如下所示，某机器1的字长为32位，它的每一个存储字包含4个可独立寻址的字节，其地址分配如下图（左）所示。某机器2的字长为16位，字地址是2的整数倍，它用低位字节的地址来表示字地址，如下图（右）所示。 以下说法正确的是：____
A、设地址线24根，对于机器1，按字节寻址 2^24 = 16M
B、设地址线24根, 对于机器2，按字寻址8M
C、设地址线24根, 对于机器1，按字寻址4M
D、设地址线24根, 对于机器1，按字寻址8M
E、设地址线24根, 对于机器2，按字寻址4M
38、以下关于动态RAM和静态RAM刷新操作的描述正确的是___
A、动态RAM需要刷新
B、静态RAM不需要刷新
C、动态RAM和静态RAM都需要刷新
D、动态RAM和静态RAM都不需要刷新
E、动态RAM不需要刷新，静态RAM需要刷新
第4章 存储器（中）
第4章 测试（中）
1、若某种编码的最小距离为四，则其检错能力和纠错能力可能为___
A、检错两位， 纠错一位
B、检错两位，纠错两位
C、检错一位，纠错两位
D、检错三位，纠错两位
2、设由四个模块组成的四体存储器结构，每个体的存储字长为16位，存取周期为250ns，假设数据总线宽度为16位，总线传输周期为50ns，试求顺序存储和交叉存储的带宽分别为___bps
A、6.4*10^7 和 1.6*10^8
B、1.6*10^8 和 6.4*10^7
C、6.4*10^7 和 1.6*10^7
D、6.4*10^8 和 1.6*10^8
3、按配奇原则配置1100111的汉明码为___
A、10101000111
B、11101000111
C、11101001101
D、无正确答案
4、磁表面存储器的平均寻址时间通常是指___
A、磁头读写时间
B、平均寻道时间+平均等待时间
C、寻道时间
D、等待时间
5、已知接收到的海明码为0100111（按配偶原则配置），则欲传送的信息是___
A、0101
B、0111
C、0100
D、0011
6、设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是___
A、2M
B、8M
C、4M
D、1M
7、交叉编址的存储器实质能___执行___独立的读写操作
A、并行，多个
B、串行，多个
C、并行，一个
D、串行，一个
8、某存储器容量为16K*16位，则___
A、地址线为14根，数据线为16根
B、地址线为16根，数据线为32根
C、地址线为32根，数据线为16根
D、地址线为15根，数据线为16根
9、采用八体并行低位交叉存储器，设每个体的存储容量为32K*16位，存取周期为400ns，总线传输周期为50ns，在下列说法中正确的是___
A、无正确答案
B、在50ns内，存储器能向CPU提供256位二进制信息
C、在50ns内，存储器能向CPU提供128位二进制信息
D、在50ns内，存储器能向CPU提供512位二进制信息
10、EPROM是以下哪种存储器的缩写___
A、可擦洗可编程只读存储器
B、掩模只读存储器
C、一次性编程只读存储器
D、无正确答案
11、以下各类存储芯片中，其与处理器的数据交换同步于系统的时钟信号，不需要插入等待状态的是___
A、SDRAM
B、DRAM
C、EPROM
D、掩模ROM
12、存储器容量的扩展方式一般包含___
A、位扩展
B、字扩展
C、字、位扩展
D、频率扩展
13、在存储器与CPU的连接过程中，以下哪些连线是需要考虑的___
A、地址线
B、数据线
C、片选线
D、读/写命令线
14、以下措施可以提高访存速度的是___
A、采用高速器件
B、采用层次结构 Cache-主存
C、调整主存结构
D、都不可以
15、以下属于多体并行的系统的编址方式是___
A、低位交叉编址
B、高位交叉编址
C、交替交叉编址
D、独立编址
第4章 存储器(下）
第4章 测试（下）
1、由主存地址映射到Cache地址的常见方式不包括___
A、分散映射
B、全相联映射
C、直接映射
D、组相联映射
2、假设CPU执行某段程序时，共访问Cache命中1000次，访问主存20次。已知Cache的存取周期是20ns，主存的存取周期为100ns。则Cache-主存系统的命中效率和平均访问时间分别为
A、0.9804， 92.73%，21.568ns
B、0.9800， 92.73%，21.568ns
C、0.9800， 92.73%，21.600ns
D、0.9800， 92.59%，21.600ns
3、假设Cache容量为16KB，每个字块16个字，每个字16位，则___
A、此Cache可容纳512个字块
B、此Cache地址有10位
C、此Cache可容纳1K个字块
D、此Cache地址有6位
4、假设主存容量为512KB，Cache容量为16KB，每个字块16个字，每个字16位，则___
A、主存有16K字块
B、Cache有256字块
C、主存地址有18位
D、主存有2K字块
5、下列用到程序局部性原理的替换算法是
A、近期最少使用算法
B、先进先出算法
C、随机法
D、都没用到
6、下图是Cache-主存存储空间的基本结构示意图。 主存由2n个可编址的字组成，每个字有唯一的n位地址。为了与Cache映射，将主存与缓存都分成若干块，每个块内有包含若干个字，并使它们的块大小相同（即块内的字数相同）。这就将主存的地址分成两段：高m位表示主存的块地址，低b位表示块内地址，则2m = M表示主存的块数。同样，缓存的地址也分为两段：高C位表示缓存的块号，低b位表示块内地址，则2c = C表示缓存块数。主存与缓存地址中都用b位表示其块内字数，即B = 2b 反映了块的大小，成B为块长，主存的块数M，与缓存的块数C的关系为____
A、M 远大于C
B、M与C数值必须严格相等
C、M 略大于C
D、M与C之间无固定大小关系
7、Cache主要由Cache存储体，地址映射变换机构，Cache替换机构几大模块组成。其中，地址映射变换机构的作用是____
A、将CPU送来的主存地址转换为Cache地址
B、将Cache地址转换为主存地址送到地址总线
C、已块为单位存储与主存交换的信息
D、按一定的替换算法来确定应从Cache内移出哪个块返回主存，把新的主存块调入Cache
8、Cache主要由Cache存储体，地址映射变换机构，Cache替换机构几大模块组成。其中，Cache替换机构的作用是____
A、当Cache内容已满，无法接受来自主存块的信息时，就有本机构，按一定的替换算法来确定应从Cache内移出哪个块返回主存，而把新的主存块调入Cache
B、将CPU送来的主存地址转换为Cache地址
C、将Cache地址转换为主存地址送到地址总线
D、已块为单位存储与主存交换的信息
9、Cache的读操作的过程可用如下流程图来描述。当CPU发出主存地址后，首先判断该存储字是否在Cache中。若命中，直接访问Cache，将该字送至CPU；若未命中，则执行操作____
A、一方面要访问主存，将该字传送给CPU,与此同时，要将该字所在的主存块装入Cache,如果此时Cache已满，就要执行替换算法，腾出空位
B、将该字所在的主存装入Cache（由Cache是否已满，决定是否执行替换算法腾出空位），然后再次访问Cache存取出信息送CPU
C、只访问主存取出信息送CPU
D、Cache向CPU发出中断，通知其读操作不合法
10、由主存地址映射到Cache地址成为地址映射。地址映射方式很多，有直接映射（固定的映射关系）、全相联映射（灵活性大的映射关系）、组相联映射（上述两种映射的折中）。 下图表示出来____方式下，主存与缓存中字块的对应关系
A、直接映射
B、全相联映射
C、组相联映射
D、这不是映射关系
11、由主存地址映射到Cache地址成为地址映射。地址映射方式很多，有直接映射（固定的映射关系）、全相联映射（灵活性大的映射关系）、组相联映射（上述两种映射的折中）。 下图表示出来____方式下，主存与缓存中字块的对应关系
A、全相联映射
B、直接映射
C、组相联映射
D、这不是映射关系
12、假设某计算机存储系统的主存的地址编址为M个字块，每个字块含B个字。则可推知___
A、Cache的每个字块有B个字
B、Cache的每个字块有M个字
C、Cache编址为M个字块
D、Cache编址为B个字块
13、假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中Cache未命中20次，则Cache的命中率是___
A、98%
B、9.8%
C、2%
D、95%
14、在Cache常用的替换算法中，最好的体现了局部性原理的是___
A、近期最少使用算法（LRU）
B、先进先出算法（FIFO）
C、随机算法（RAND）
D、都一样
15、在计算机的存储系统中，主存中的任一主存块都可以映射到Cache中的任一缓存块的映射方式是___
A、全相联映射
B、直接映射
C、组相联映射
D、都可以
16、以下各因素中，与缓存命中率无关的是___
A、主存的存取时间
B、缓存的替换算法
C、主存/缓存的地址映射方式
D、缓存的容量
17、某计算机的Cache共有32块，采用4路组相联映射方式（即每组4块）。每个字块大小为32字节，按字节编址。主存第128个字节所在主存块应装入到的Cache组号是___
A、4
B、0
C、2
D、6
18、在主存和Cache的几种不同的地址映射方式中，Cache的利用率最高的是___
A、全相联映射
B、直接映射
C、组相联映射
D、都一样
19、缓存的地址映射中，若主存中的任一块只能固定映射到某一缓存块中，则称作___
A、直接映射
B、全相联映射
C、组项链映射
D、任意映射
20、下列器件中存取速度最快的是___
A、寄存器
B、缓存
C、主存
D、外存
21、假设缓存的工作速度为主存的5倍，缓存的命中率为90%，则采用缓存后，存储器的性能是原来的___倍
A、3.57
B、5
C、1.75
D、4
22、与采用写回法的系统相比，采用写直达法的算法的特点有___
A、Cache的数据始终与主存保持一致
B、写操作的时间就是访问主存的时间
C、读操作时涉及到对主存的写操作
D、对Cache中一个数据块的多次写操作只需一次写入主存
E、增加了Cache的复杂性
23、与主存相比，辅存的特点为___
A、容量大
B、速度慢
C、可脱机保存
D、位价高
E、具有非易失性
24、以下关于CPU与主存之间的缓存描述正确的是___
A、能够避免CPU与I/O设备争抢主存
B、能够缓解CPU与主存之间的速度差异
C、依据程序访问的局部性原理设计
D、为了增加主存的存储容量
25、辅助存储器作为主存的后援设备又称为外部存储器，简称外存，它与主存一起组成了存储器系统的主存-辅存层次。目前，广泛用于计算机系统的辅助存储器有____
A、硬盘
B、CPU
C、光盘
D、RAM
26、以下关于Cache写操作中“写直达”法的描述，正确的是___
A、写操作时，数据既写入Cache又写入主存
B、写操作时间是访问主存的时间
C、Cache块被换出时不需要对主存执行写操作
D、数据只写入Cache，不写入主存
E、写操作的时间等于访问Cache的时间
F、Cache块被换出时需要对主存执行写操作
27、在计算机的存储系统中，Cache和主存的地址映射方式主要有以下哪几种____
A、直接映射
B、全相联映射
C、组相联映射
D、混合映射
E、随机映射
28、以下___可以和主存交换信息
A、缓存
B、辅存
C、CPU
D、输入设备
E、输出设备
29、以下存储设备___按存取时间比主存更快
A、快速缓冲存储器
B、通用寄存器
C、磁盘
D、磁带
E、输入/输出设备
第5章 输入输出系统（上）
第5章 测试（上）
1、I/O 设备与主机交换信息的常见控制方式不包括___方式
A、随机
B、程序查询
C、中断
D、DMA
2、中断服务程序的流程可表示为___
A、保护现场—>中断服务—>恢复现场—>中断返回
B、保护现场—>中断服务—>中断返回—>恢复现场
C、中断服务—>保护现场—>恢复现场—>中断返回
D、中断服务—>保护现场—>中断返回—>恢复现场
3、输入输出系统的发展概况可表示为___
A、早期阶段—>接口模块和DMA阶段—>具有通道结构的阶段—>具有I/O处理机的阶段
B、早期阶段—>具有通道结构的阶段—>具有I/O处理机的阶段—>接口模块和DMA阶段
C、早期阶段—>具有通道结构的阶段—>接口模块和DMA阶段—>具有I/O处理机的阶段
D、早期阶段—>接口模块和DMA阶段—>具有I/O处理机的阶段—>具有通道结构的阶段
4、如图，此I/O设备与主机的联系方式为___
A、异步并行
B、立即响应
C、同步工作
D、无正确答案
5、在程序查询方式的输入输出系统中，假设不考虑处理时间，每一次查询操作需要100个时钟周期，CPU的时钟频率为50MHz。CPU必须每秒对鼠标进行60次查询，则CPU对鼠标查询所花时间占用CPU时间的比率为___
A、0.012%
B、0.006%
C、0.024%
D、0.01%
6、键盘、鼠标属于___设备
A、输入
B、计算机信息存储
C、输出
D、机-机通信
7、当主机发生I/O操作时，CPU和IO外设串行工作的控制方式是___
A、程序查询方式
B、程序中断方式
C、DMA方式
D、三种方式都是
8、当内存和外设之间进行信息传输时，不需要CPU参与的控制方式是___
A、DMA方式
B、程序查询方式
C、程序中断方式
D、三种方式都需要
9、在统一编址方式下，区分CPU访问的是内存还是外设是靠___
A、不同的地址码
B、不同的地址线
C、不同的数据线
D、不同的控制线
10、主机的I/O接口可分为多种类型，按数据的传送方式不同进行分类的是___
A、并行接口和串行接口
B、可编程接口和不可编程接口
C、通用接口和专用接口
D、中断接口和DMA接口
11、I/O与主机交换信息的方式中，DMA方式的特点是___
A、CPU与设备并行工作，传送与主程序并行工作
B、CPU与设备串行工作，传送与主程序串行工作
C、CPU与设备并行工作，传送与主程序串行工作
D、CPU与设备串行工作，传送与主程序并行工作
12、计算机的外部设备是指___
A、输入输出设备
B、磁盘机
C、电源及空调设备
D、键盘显示器
13、标准的ASCII码是___位
A、7
B、4
C、5
D、6
14、以串行接口对8位ASCII码进行传送，带1位开始位、1位奇偶检验位和2位停止位，当波特率为9600波特时，字符传送率为___字符/s
A、800
B、480
C、1371
D、1200
15、在程序查询的输入输出系统中，假设不考虑处理时间，每一个查询操作需要100个时钟周期，CPU的时钟频率为50MHz。CPU对鼠标每秒进行30次查询，则CPU对鼠标查询所花费的时间比率为___
A、0.006%
B、0.06%
C、0.001%
D、0.01%
16、I/O编址方式可分为统一编址和不统一编址，下列对这两种方法叙述正确的是
A、不统一编址是指I/O地址和存储器地址是分开的，所以对I/O访问必须有专门的I/O指令
B、统一编址就是将I/O地址看作是存储器地址的一部分，可用专门的I/O指令对设备进行访问
C、统一编址是指I/O地址和存储器地址是分开的，所以可用访存指令实现CPU对设备的访问
D、不统一编址是指将I/O地址看作是存储器地址的一部分，可用专门的I/O指令对设备进行访问
17、随着计算机技术的发展，I/O设备在计算机系统中地位越来越重要，I/O设备的组成通常可以用下图点画线框内的结构来描述。下图中，设备控制器用来控制I/O设备的具体动作，不同的I/O设备完成的控制功能不同。机、电、磁、光部件与具体的I/O设备有关，即I/O设备的结构大致与机、电、磁、光的工作原理有关。 I/O设备通常可以分为三类，是____
A、人机交互设备、计算机信息的存储设备、机—机通信设备
B、硬件层、内核层、应用层
C、TCP\IP 、Socket、MAC
D、字符设备、块设备、网络设备
18、接口可以看做是两个系统或两个部件之间的交换部分，它既可以是两种硬件设备之间的连接电路，也可以是两个软件之间的共同逻辑边界。I/O接口通常是指主机与I/O设备之间设置的一个硬件电路及其相应的软件控制 下图展示了总线连接方式的I/O接口电路。如下图所示的总线结构计算机，每一台I/O设备都是通过I/O接口挂到系统总线上的。图中的I/O总线包括数据线、设备选择线、命令线和状态线。 下面____是对数据线的描述
A、是I/O设备与主机之间数据代码的传送线，其根数一般等于存储字长的位数或字符的位数，它通常是双向的，也可以是单向的。
B、是用来传送设备码的，它的根数取决于I/O指令中设备码的位数。
C、主要用以传输CPU向设备发送的各种命令信号，如启动、清除、屏蔽、读、写等。它是一组单线总线，其根数与命令信号多少有关。
D、是将I/O设备的状态向主机报告的信号线，例如，设备是否准备就绪，是否向CPU发出中断请求等。它也是一组单线总线。
19、接口可以看做是两个系统或两个部件之间的交换部分，它既可以是两种硬件设备之间的连接电路，也可以是两个软件之间的共同逻辑边界。I/O接口通常是指主机与I/O设备之间设置的一个硬件电路及其相应的软件控制 下图展示了总线连接方式的I/O接口电路。如下图所示的总线结构计算机，每一台I/O设备都是通过I/O接口挂到系统总线上的。图中的I/O总线包括数据线、设备选择线、命令线和状态线。 下面____是对设备选择线的描述。
A、是用来传送设备码的，它的根数取决于I/O指令中设备码的位数。
B、是I/O设备与主机之间数据代码的传送线，其根数一般等于存储字长的位数或字符的位数，它通常是双向的，也可以是单向的。
C、主要用以传输CPU向设备发送的各种命令信号，如启动、清除、屏蔽、读、写等。它是一组单线总线，其根数与命令信号多少有关。
D、是将I/O设备的状态向主机报告的信号线，例如，设备是否准备就绪，是否向CPU发出中断请求等。它也是一组单线总线。
20、接口可以看做是两个系统或两个部件之间的交换部分，它既可以是两种硬件设备之间的连接电路，也可以是两个软件之间的共同逻辑边界。I/O接口通常是指主机与I/O设备之间设置的一个硬件电路及其相应的软件控制 下图展示了总线连接方式的I/O接口电路。如下图所示的总线结构计算机，每一台I/O设备都是通过I/O接口挂到系统总线上的。图中的I/O总线包括数据线、设备选择线、命令线和状态线。 下面____是对命令线的描述。
A、主要用以传输CPU向设备发送的各种命令信号，如启动、清除、屏蔽、读、写等。它是一组单线总线，其根数与命令信号多少有关。
B、是I/O设备与主机之间数据代码的传送线，其根数一般等于存储字长的位数或字符的位数，它通常是双向的，也可以是单向的。
C、是用来传送设备码的，它的根数取决于I/O指令中设备码的位数。
D、是将I/O设备的状态向主机报告的信号线，例如，设备是否准备就绪，是否向CPU发出中断请求等。它也是一组单线总线。
21、接口可以看做是两个系统或两个部件之间的交换部分，它既可以是两种硬件设备之间的连接电路，也可以是两个软件之间的共同逻辑边界。I/O接口通常是指主机与I/O设备之间设置的一个硬件电路及其相应的软件控制。 下图展示了总线连接方式的I/O接口电路。如下图所示的总线结构计算机，每一台I/O设备都是通过I/O接口挂到系统总线上的。图中的I/O总线包括数据线、设备选择线、命令线和状态线。 下面____是对状态线的描述。
A、是将I/O设备的状态向主机报告的信号线，例如，设备是否准备就绪，是否向CPU发出中断请求等。它也是一组单线总线。
B、是I/O设备与主机之间数据代码的传送线，其根数一般等于存储字长的位数或字符的位数，它通常是双向的，也可以是单向的。
C、是用来传送设备码的，它的根数取决于I/O指令中设备码的位数。
D、主要用以传输CPU向设备发送的各种命令信号，如启动、清除、屏蔽、读、写等。它是一组单线总线，其根数与命令信号多少有关。
22、接口可以看做是两个系统或两个部件之间的交换部分，它既可以是两种硬件设备之间的连接电路，也可以是两个软件之间的共同逻辑边界。I/O接口通常是指主机与I/O设备之间设置的一个硬件电路及其相应的软件控制。 接口通常应具有选址、传送命令、传送数据、反应I/O设备状态等功能。关于选址功能，下面描述正确的是____
A、由于I/O总线与所有设备的接口电路相连，此功能是用以确定CPU究竟选择哪台设备，通过设备选择线上的设备码来确定。
B、由于接口处于主机与I/O设备之间，因此数据必须通过接口才能实现主机与I/O设备之间的传送。为实现此功能，要求接口中具有数据通路，这种数据通路还应具有缓冲能力，即将数据暂存在接口内。
C、此功能是为了使CPU能及时了解各I/O设备的工作状态，接口内必须设置一些反映设备工作状态的触发器。
D、当CPU向IO设备发出命令时，要求I/O设备能做出响应，如果I/O接口不具备此功能，那么设备将无法响应，故通常在I/O接口中设有存放命令的命令寄存器以及命令译码器。
23、接口可以看做是两个系统或两个部件之间的交换部分，它既可以是两种硬件设备之间的连接电路，也可以是两个软件之间的共同逻辑边界。I/O接口通常是指主机与I/O设备之间设置的一个硬件电路及其相应的软件控制。 接口通常应具有选址、传送命令、传送数据、反应I/O设备状态等功能。关于传送命令功能，下面描述正确的是____
A、当CPU向IO设备发出命令时，要求I/O设备能做出响应，如果I/O接口不具备此功能，那么设备将无法响应，故通常在I/O接口中设有存放命令的命令寄存器以及命令译码器。
B、由于I/O总线与所有设备的接口电路相连，此功能是用以确定CPU究竟选择哪台设备，通过设备选择线上的设备码来确定。
C、由于接口处于主机与I/O设备之间，因此数据必须通过接口才能实现主机与I/O设备之间的传送。为实现此功能，要求接口中具有数据通路，这种数据通路还应具有缓冲能力，即将数据暂存在接口内。
D、此功能是为了使CPU能及时了解各I/O设备的工作状态，接口内必须设置一些反映设备工作状态的触发器。
24、接口可以看做是两个系统或两个部件之间的交换部分，它既可以是两种硬件设备之间的连接电路，也可以是两个软件之间的共同逻辑边界。I/O接口通常是指主机与I/O设备之间设置的一个硬件电路及其相应的软件控制。 接口通常应具有选址、传送命令、传送数据、反应I/O设备状态等功能。下面关于传送数据功能，描述正确的是____
A、由于接口处于主机与I/O设备之间，因此数据必须通过接口才能实现主机与I/O设备之间的传送。为实现此功能，要求接口中具有数据通路，这种数据通路还应具有缓冲能力，即将数据暂存在接口内。
B、由于I/O总线与所有设备的接口电路相连，此功能是用以确定CPU究竟选择哪台设备，通过设备选择线上的设备码来确定。
C、当CPU向IO设备发出命令时，要求I/O设备能做出响应，如果I/O接口不具备此功能，那么设备将无法响应，故通常在I/O接口中设有存放命令的命令寄存器以及命令译码器。
D、此功能是为了使CPU能及时了解各I/O设备的工作状态，接口内必须设置一些反映设备工作状态的触发器
25、接口可以看做是两个系统或两个部件之间的交换部分，它既可以是两种硬件设备之间的连接电路，也可以是两个软件之间的共同逻辑边界。I/O接口通常是指主机与I/O设备之间设置的一个硬件电路及其相应的软件控制。 接口通常应具有选址、传送命令、传送数据、反应I/O设备状态等功能。关于反应I/O设备状态功能，下面描述正确的是____
A、此功能是为了使CPU能及时了解各I/O设备的工作状态，接口内必须设置一些反映设备工作状态的触发器
B、由于接口处于主机与I/O设备之间，因此数据必须通过接口才能实现主机与I/O设备之间的传送。为实现此功能，要求接口中具有数据通路，这种数据通路还应具有缓冲能力，即将数据暂存在接口内。
C、当CPU向IO设备发出命令时，要求I/O设备能做出响应，如果I/O接口不具备此功能，那么设备将无法响应，故通常在I/O接口中设有存放命令的命令寄存器以及命令译码器。
D、由于I/O总线与所有设备的接口电路相连，此功能是用以确定CPU究竟选择哪台设备，通过设备选择线上的设备码来确定。
26、I/O 指令的命令码一般可以表述的情况有___
A、将数据从I/O设备输入主机
B、将数据从主机输出至I/O设备
C、状态测试
D、形成某些操作命令
E、逻辑运算
27、以下设备中，属于人机交互设备的是___
A、键盘
B、显示器
C、鼠标
D、磁盘
E、光盘
F、调制解调器
28、打印机的分类方法很多，下列是按照打字原理进行分类的是___
A、击打式
B、非击打式
C、串行式
D、并行式
E、点阵式
F、活字式
29、程序查询方式是由CPU通过程序不断查询I/O接口是否已做好准备，从而控制I/O设备与主机交换信息。程序查询方式的流程如下所示： 关于程序查询方式的特点，下列说法正确的是____
A、只要一启动I/O设备，CPU便不断查询I/O设备的准备情况，从而终止了原程序的执行。
B、CPU在反复查询过程中，犹如就地“踏步”
C、I/O设备准备就绪后，CPU要一个字一个字地从I/O设备取出，经CPU送至主存，此刻CPU也不能执行原程序
D、CPU和IO设备处于串行工作状态，CPU的工作效率不高。
E、CPU执行程序与I/O设备做准备是同时进行的，不会出现“踏步”现象。
第5章 输入输出系统（下）
第5章 测试（下）
1、下图可以表示哪种控制方式的CPU工作效率？
A、DMA方式
B、程序查询方式
C、程序中断方式
D、无正确答案
2、下列功能不能由中断技术实现的是___
A、主存和设备交换信息时不通过CPU
B、解决I/O设备工作速度较低，无法与CPU速度匹配的问题
C、在突然掉电的瞬间立刻启动备份电源，并做一些必要处理
D、使CPU可以即时相应外部信号
3、下图表示的I/O设备与主机信息传送的控制方式为___
A、程序中断
B、程序查询
C、DMA
D、无正确答案
4、下列有关中断向量地址和终端服务程序的入口地址的描述错误的是___
A、在硬件向量法中，中断服务程序的入口地址由硬件电路直接产生
B、中断向量地址形成部件的输入来自排队器的输出
C、一个中断源对应一个向量地址
D、在硬件向量法中，可以通过中断向量地址寻找中断服务程序入口地址
5、在DMA方式中，由于DMA接口与CPU共享主存，这就有可能出现两者争用主存的冲突，为了有效地分时使用主存，通常DMA与主存交换数据时采用停止CPU访问主存、周期挪用或DMA与CPU交替访存三种方法，下图所示的方法是___
A、周期挪用
B、停止CPU访问主存
C、DMA与CPU交替访存
D、无正确答案
6、下列对程序中断描述错误的是___
A、多个中断源向CPU提出中断请求时，CPU可以在某个瞬间接受多个中断源请求
B、凡能向CPU提出中断请求的各种因素统称为中断源
C、当多个中断源同时提出请求时，CPU必须对各中断源的请求进行排队，且只能接受级别最高的中断源的请求
D、中断请求触发器和中断屏蔽触发器在I/O接口中是成对出现的
7、以下关于通道程序的叙述中，正确的是___
A、通道程序可以存放在主存中
B、通道程序存放在外设中
C、通道程序是由CPU执行的
D、通道程序可以在任何环境下执行I/O操作
8、在程序中断方式下，中断响应发生在___
A、一条指令执行结束
B、一条指令执行开始
C、一条指令执行中间
D、一条指令执行的任何时刻
9、当主机与外设传送数据时，CPU的效率由高到低依次是___
A、DMA方式、程序中断方式、程序查询方式
B、程序中断方式、DMA方式、程序查询方式
C、程序查询方式、DMA方式、程序中断方式
D、程序中断方式、程序查询方式、DMA方式
10、在程序中断方式中，中断向量可以提供___
A、中断服务程序的入口地址
B、传送数据的起始地址
C、传送数据的设备地址
D、正在执行程序的断点地址
11、在程序中断方式中，将中断允许触发器（EINT）置“1”的操作可由___完成。
A、开中断指令
B、关中断指令
C、硬件复位
D、数据预取指令
12、中断服务程序的最后一条指令是___
A、中断返回指令
B、出栈指令
C、入栈指令
D、转移指令
13、中断系统是由___实现的。
A、软件和硬件的结合
B、仅由硬件
C、仅由软件
D、仅由硬件或者仅由软件
14、在中断响应过程中，保存正在执行程序的程序计数器PC的作用是___
A、使中断返回后，该程序可以回到断点位置继续向下执行
B、使CPU可以找到中断处理程序的入口地址
C、使CPU可以和外设并行工作
D、为了响应多重中断
15、微型机系统中，主机和高速硬盘进行数据交换一般采用___方式
A、DMA
B、程序查询
C、程序中断
D、无正确答案
16、DMA方式中，周期窃取是窃取一个___
A、存取周期
B、DMA挪用的是主存访问CPU的时间，因此是存取周期
C、指令周期
D、CPU周期
E、总线周期
17、通道程序是由___组成
A、通道指令
B、I/O指令
C、通道状态字
D、通道请求
18、以下属于通道自身指令，主要针对通道执行I/O操作的是___
A、访存指令
B、跳转指令
C、通道指令
D、中断指令
19、磁盘适用于___方式实现输入输出操作
A、DMA
B、中断
C、程序查询
D、I/O指令
20、中断发生时，程序计数器内容的保护和更新，是由___完成的
A、硬件
B、进栈指令和转移指令
C、访存指令
D、I/O指令
21、I/O设备与主机交换信息时，共有5中控制方式：程序查询方式、程序中断方式、直接存取方式（DMA）、I/O通道方式、I/O处理机方式。下图，对前三种方式的CPU工作效率进行了比较。 参考上图，我们可知程序查询方式、程序中断方式、DMA方式中，____方式对CPU的利用率最高。
A、DMA方式
B、程序查询方式
C、程序中断方式
D、三种方式一样高，因为交换I/O设备信息到主存，用不到CPU
22、在计算机处理中断的过程中，有可能出现新的中断请求，此时如果CPU暂停现行的中断服务程序，转去处理新的中断请求，这种现象称为中断嵌套，或多重中断。倘若CPU在执行中断服务时，对新的中断请求不予理睬，这种中断称为单重中断。这两种处理方式的中断服务程序略有区别。 上图表示单重中断和多重中断服务程序流程，下面说法正确的是____
A、左图是单重中断的服务流程，右图是多重中断的服务流程
B、左图是多重中断的服务流程，右图是单重中断的服务流程
C、左右两图都是多重中断的服务流程
D、左右两图都是单重中断的服务流程
23、DMA接口具有的功能有___
A、向CPU申请DMA传送
B、在CPU允许DMA工作时，处理总线控制权的转交
C、在DMA期间管理系统总线，控制数据传送
D、确定数据传送的起始地址和数据长度
E、在数据块传送结束时给出DMA操作完成的信号
24、下列关于调用中断服务程序和调用子程序的叙述正确的是___
A、中断服务程序与中断时CPU正在运行的程序是相互独立的，他们之间没有确定的关系。子程序调用时转入的子程序与CPU正在执行的程序段是同一程序的两部分
B、除了软中断，通常中断产生都是随机的，而子程序调用时由CALL指令（子程序调用指令）引起的
C、中断服务程序的入口地址可以通过硬件向量法产生向量地址，再由向量地址找到入口地址。子程序调用的子程序入口地址是由CALL指令中的地址码给出的
D、调用中断服务程序和子程序都需保护程序端点，前者是由中断隐指令完成，后者由CALL指令本身完成
E、处理中断服务程序时，对多个同时发生的中断需进行裁决，而调用子程序时一般没有这种操作
F、在中断服务程序和所调用的子程序中都有保护寄存器内容的操作
25、DMA控制器和CPU在竞争内存时，可以使用以下方式___
A、停止CPU访问内存
B、周期挪用
C、DMA与CPU交替访问
D、停止DMA访问内存
E、DMA与CPU同时访问
26、DMA的数据传送方式，可以是___
A、单元传送方式
B、块传送方式
C、on-the-fly传送方式
D、组合传送方式
E、信号传送方式
27、程序中断方式在CPU启动I/O设备后，不查询设备是否已准备就绪，继续执行自身程序，只是当I/O设备准备就绪并向CPU发出中断请求后才予以响应，这大大提高CPU的工作效率。下图示意了采用程序中断方式从I/O设备读数据块到主存的程序流程。 观察上述流程图，下列说法正确的是____
A、CPU向I/O设备发读指令后，仍可以处理其他事情（如继续在算题）
B、当I/O设备向CPU发出请求后，CPU才从I/O接口
