尔雅数字电子技术_21章节答案(学习通2023完整答案)
51 min read尔雅数字电子技术_21章节答案(学习通2023完整答案)
第一章 数字逻辑概论测试
1、尔雅不属于基本逻辑运算的数字术章是（ ）
A、与
B、电技答案或
C、节答非
D、案学异或
2、习通二进制数1010110转换为十进制数等于（ ）
A、完整86
B、尔雅22
C、数字术章32
D、电技答案68
3、节答在（ ）的案学输入情况下，“与非”运算结果是习通逻辑0。
A、完整条件全部为0
B、尔雅条件全部为1
C、只有一个条件为0
D、只有一个条件为1
4、下列现象中，是数字量的是（ ）
A、考试成绩是否及格。
B、家里水龙头中的水流量。
C、室内温度变化。
D、青海湖水位的变化。
5、BCD码即8421码。（ ）
6、绝大多数电子系统都采用计算机对信号进行处理，计算机可以直接处理模拟信号。（ ）
7、计算机技术中被广泛采用的是十进制。（ ）
8、格雷码相邻两代码仅有一位不一样。（ ）
9、逻辑变量的取值，1比0大。（ ）
10、两个函数具有相同的真值表，则两个逻辑函数必然相等。（ ）
11、-19的补码是（ ）。（用8位有符号二进制数表示）
12、(1011110.1011001)2转换为十六进制可得（ ）16
第二章 逻辑代数与硬件描述语言基础
2.1 逻辑代数随堂测验
1、以下表达式中符合逻辑运算法则的是（ ）
A、
B、1+1=10
C、1>0
D、A+1=1
2、
A、A
B、B
C、A+B
D、AB
2.2 逻辑函数的卡诺图化简法随堂测验
1、写出卡诺图所示的逻辑函数式（ ）
A、
B、
C、
D、
2、将下列函数式化简为最小项之和的形式。（ ）
A、
B、
C、
D、
第二章 逻辑代数与硬件描述语言基础测试
1、函数F(A,B,C)=AB+BC+AC的最小项表达式为（ ）
A、F(A,B,C)=∑m（0，2，4）
B、F(A,B,C)=∑m（3，5，6，7）
C、F(A,B,C)=∑m（0，2，3，4）
D、F(A,B,C)=∑m（2，4，6，7）
2、下列逻辑式是三变量A、B、C的最小项的是（ ）
A、
B、
C、
D、
3、用卡诺图化简逻辑函数时，每个方格群尽可能选大的原因是（ ）。
A、减少与项的个数少
B、使每个与项中含有的变量个数少
C、使化简结果具有唯一性
D、增加或项数量
4、将函数写成最小项的形式为（ ）。
A、
B、
C、
D、
5、由于（ ）具有任意两个相邻数只有一位码不同的特点，所以相邻两代码变换时时，不会产生错误的过渡代码。
A、格雷码
B、8421码
C、二进制数
D、余3码
6、函数F=AB+BC，可以使F=1的输入ABC组合为（ ）
A、ABC=011
B、ABC=110
C、ABC=111
D、ABC=000
E、ABC=100
F、ABC=101
G、ABC=001
7、约束项(无关项）就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作 0。（ ）
8、任何一个逻辑函数经过变换，都能表示成唯一的最小项表达式。（ ）
9、已知A + B = A+ C，则B = C。对吗？
10、已知AB =AC，则B = C。对吗？
11、利用反演定理求逻辑式的非式 （ ）。
第三章 逻辑门电路
第三章 逻辑门电路测试
1、74HC系列门电路的输入输出电压分别为：VIL(max)=1.2V，VIH（min）=3.5V，VOL（max）=0.1V，VOH（min）=4.9V，则其输入高电平噪声容限为（ ）V
A、2.3
B、3.4
C、1.1
D、1.4
2、以下不是OD门特性的是（ ）
A、输出有三种状态
B、工作时必须外接电源和上拉电阻
C、输出是漏极开路的NMOS管
D、可以实现线与功能
3、CMOS非门是由一个NMOS和一个PMOS组成，其栅极相连作为输入，漏极相连作为输出，NMOS源极需接 （ ）电平，PMOS源极接（ ） 电平。
A、低、高
B、高、低
C、低、低
D、高、高
4、正逻辑的“与”关系对应负逻辑的（ ）关系。
A、与非
B、或非
C、与
D、或
5、三态门输出端直接连接可以实现正逻辑的线与运算。（ ）
6、三态门输出端有可能出现三种状态：高阻态、高电平、低电平。（ ）
7、多个OD门输出端连接在一起，逻辑上可以实现正逻辑的线与运算。（ ）
8、CMOS反向器输入低电平时输出也是低电平。（ ）
9、正逻辑的“与非”关系对应负逻辑的“与或非”关系。（ ）
10、采用CMOS反向器做输入输出缓冲电路，电路的逻辑功能不会发生改变。（ ）
11、电路输入噪声容限越大，其抗干扰能力越强。（ ）
12、三态门输出端有可能出现三种状态分别是高电平、低电平和（ ）。
第四章组合逻辑电路
组合逻辑电路测试
1、试判断图示组合电路，在C=1时的逻辑功能为（ ）
A、或门
B、与非门
C、与门
D、或非门
2、引起组合逻辑电路中竟争与冒险的原因是（ ）
A、逻辑关系错误
B、干扰信号
C、电源不稳定
D、电路延迟
3、8线—3线优先编码器CD4532的输入为I0—I7 ，当I0=1，使能端为有效电平时，其输出Y2Y1Y0的值是（ ）
A、不确定，取决于其他输入端
B、000
C、001
D、111
4、组合逻辑电路设计的结果一般是要得到（ ）
A、电路的逻辑功能
B、电路的真值表
C、逻辑函数式
D、逻辑电路图
5、74HC4511驱动数码管显示7时，输入端接( )
A、0101
B、1101
C、1001
D、0111
6、已知某电路的真值表如下，该电路的逻辑表达式为( )。
A、
B、
C、
D、
7、八路数据选择器的地址输入（选择控制）端有（ ）个。
A、1
B、2
C、3
D、4
8、下列器件中，实现逻辑加法运算的是（ ）。
A、加法器
B、OD门
C、三态门
D、或门
9、下列不是3线-8线译码器74LS138 输出端状态的是（ ）。
A、11111111
B、10111111
C、01011100
D、11111110
10、采用4位比较器74HC85对2个四位二进制数进行比较时，先比较( )位。
A、次低
B、最低
C、次高
D、最高
第六章 时序逻辑电路
第六章 时序逻辑电路
1、在某计数器的输出端观察到如图所示的波形，该计数器的模为（ ） 。
A、5
B、6
C、7
D、8
2、属于时序逻辑电路的是（ ）
A、全加器
B、编码器
C、计数器
D、译码器
3、4位移位寄存器，串行输入经过（ ）个脉冲后，4位数码全部移入寄存器中。
A、1
B、2
C、4
D、5
4、图示74LVC161构成的计数器电路的模是（ ）
A、7
B、8
C、9
D、10
5、把一个五进制与一个四进制计数器串联可得到（ ）进制计数器。
A、4
B、5
C、9
D、20
6、某计数器的状态转换图如图1，其计数的容量为（ ）。
A、5
B、6
C、7
D、8
7、同步计数器和异步计数器比较，同步计数器的显著优点是工作速度快。
8、时序电路具有记忆功能。
9、异步时序逻辑电路各级触发器时钟信号相同。
10、计数器的模是指对输入的计数脉冲的个数。
第五章 锁存器和触发器
第五章 锁存器和触发器测试
1、指出下图所示电路构成的锁存器为哪种类型的锁存器？
A、SR锁存器
B、门控SR锁存器
C、逻辑门控D锁存器
D、传输门控D锁存器
2、以下关于锁存器和触发器描述正确的是
A、锁存器是脉冲电平敏感器件，触发器是脉冲边沿敏感器件
B、锁存器和触发器都是脉冲电平敏感器件
C、锁存器和触发器都是脉冲边沿敏感器件
D、锁存器是脉冲边沿敏感器件，触发器是脉冲电平敏感器件
3、当输入端S和R为（ ），由或非门构成的基本SR锁存器会出现不稳定状态。
A、S=0，R=0
B、S=0，R=1
C、S=1，R=0
D、S=1，R=1
4、当输入端S和R为（ ），由或非门构成的基本SR锁存器保持原状态不变。
A、S=0，R=0
B、S=1，R=0
C、S=1，R=1
D、S=0，R=1
5、用或非门构成的基本SR锁存器，其特性方程中，约束条件为SR=0。这说明两个输入信号( )。
A、不能同时为0
B、可以同时为0
C、不能同时为1
D、可以同时为1
6、当输入端和为( )，由与非门构成的基本SR锁存器会出现不稳定状态。
A、
B、
C、
D、
7、触发器有( )个稳定状态，它可以存储1位二进制码，存储8位二进制信息需要( )个触发器
A、2,8
B、2,2
C、1,2
D、2,4
8、触发器被清零（复位）后，Q和端的状态分别为( )和( ) 。
A、0,1
B、1,0
C、0,0
D、1,1
9、触发器的输出逻辑电平从1到0或从0到1的转换称为( )
A、置位
B、翻转
C、保持
D、清零
10、假设电路的初始状态为Q= 1，对于下图所示的电路和输入波形，输出端Q和的波形图为（ ） 。
A、
B、
C、
D、
11、在下图中，假设触发器的初态均为0，则Q的波形图为（ ） 。
A、
B、
C、
D、
12、在下图中，假设触发器的初态为0，则Q的波形图为( )。
A、
B、
C、
D、
13、T触发器的下一状态与T输入信号保持一致。
14、触发器的状态通常指输出端的状态。
15、虽然传输门控D锁存器和逻辑门控 D锁存器的电路结构不同，但逻辑功能是相同的。
16、下图两个非门构成的电路就是一个最基本的的双稳态电路。在接通电源后，它可能随机地进入0状态或1状态，且能长期保持这一位二进制数据不变。但因为没有控制机构，所以无法在工作时改变和控制它的状态，从而不能作为存储电路使用。
第七章 存储器，复杂可编程器件和现场可编程门阵列
第7章单元测试
1、存储器是由存储阵列、地址译码器和（ ）组成
A、输出控制电路
B、只读存储器
C、触发器
D、输入/输出控制电路
2、一个存储矩阵有64行、64列，则存储阵列的存储容量为（ ）个存储单元。
A、4K
B、2048
C、1024
D、4M
3、将256×1位ROM扩展为1024×1位ROM，地址线为（ ）根。
A、10
B、8
C、12
D、7
4、ROM存储器在工作时只能读取数据，断电后信息不会丢失。
5、RAM存储器被称为随机存取存储器，所存储信息断电后会丢失。
第九章 数模与模数转换器
第九章 数模与模数转换器
1、3位输入的A/D转换器，参考电压 VREF=16V，输入电压VI =4V，则输出数字量为（ ）
A、001
B、010
C、100
D、110
2、已知被采样信号的由10kHz的正弦波和30kHz的正弦波叠加而成，则根据采样定理，要求A/D转换器的采样频应高于（ ），才能保证采样后的信号可以无失真的还原成原始信号。
A、5kHz
B、10kHz
C、20kHz
D、60kHz
3、一个n 位D/A转换器的分辨率可以表示为（ ）。
A、n
B、n-1
C、1/n
D、
4、一个4位倒T型电阻网络D/A转换器中，电阻网络的电阻取值有( )种。
A、2
B、4
C、1
D、8
5、下面几种A/D转换器中，工作速度最高的是( )。
A、逐次比较型ADC
B、并行比较型ADC
C、双积分型ADC
D、间接型ADC
6、将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为( )。
A、保持
B、编码
C、量化
D、取样
7、输入数字量位数越多，输出电压可分离的等级越多，即分辨率越高。
8、D/A转换过程中的非线性误差是可以消除的。
9、所有A/D转换器中的量化方法都是一样的。
10、在A/D 转换过程中，必然会出现量化误差。该误差可以消除。
11、若被采样模拟信号的最高频率为10kHz，则A/D转换器的采样频率应高于( )kHz.
12、四位DAC的最大输出电压为20V，当输入数据为0101时，它的输出电压为（ ）V。
13、把模拟信号转换为数字信号的电路成为模数转换器，简称（ ） 。
期末测试
期末测试
1、十进制数 –25的8位二进制补码表示为（ ）
A、1001 1010
B、1001 1010
C、1110 0111
D、0110 0111
2、逻辑函数F=A(B+C)的对偶函数F'是（ ）
A、
B、
C、
D、
3、逻辑函数L的卡诺图如图所示，以下关于L的最简与或表达式正确的是（ ）
A、
B、
C、
D、
4、下面哪种说法是正确的？（ ）
A、组合逻辑电路的输出不仅取决于当前时刻的输入，而且与之前时刻的输入也有关
B、组合逻辑电路的输出只取决于当前时刻的输入
C、组合逻辑电路可以使用含有记忆功能的器件
D、组合逻辑电路一定比时序逻辑电路简单
5、如果用1片8路数据选择器（74HC151）实现函数L=AC+BC（A、B和C分别对应数据选择器的高、中、低位地址端），则其输入端应为（ ）
A、D3=D6=D7=1，D0=D1=D2=D4= D5=0；
B、D3=D5=D7=1，D0=D1=D2=D4= D6=0；
C、D2=D5=D7=1，D0=D1=D3=D4= D6=0；
D、D1=D3=D4=1，D0=D2=D5=D6= D7=0；
6、由或非门构成基本SR锁存器时，其约束条件为（ ）
A、SR=0
B、SR=1
C、S+R=1
D、S+R=0
7、一个T ’ 触发器，令其初态为0，则经过2021个时钟脉冲后其状态为 （ ）
A、2
B、0
C、1
D、不一定
8、同步计数器和异步计数器比较，同步计数器的显著优点是（ ）
A、触发器利用率高
B、不受时钟CP控制
C、工作速度快
D、电路简单
9、漏极开路门使用时需要在（ ）与（ ）之间接一个电阻。
A、输出端；输入
B、电源；输入
C、输出端；地
D、输出端；电源
10、一个存储容量为256×16位的ROM，其地址码应为（ ） 位。
A、3
B、8
C、10
D、12
11、在一个施密特触发器的输入为10Hz的正弦波，则在其输出端得到的方波的频率为
A、5Hz
B、10Hz
C、20Hz
D、无法确定
12、下列电路中有没有稳定状态的是（ ）
A、施密特触发器
B、单稳态触发器
C、多谐振荡器
D、T触发器
13、欲对全班30个学生以二进制编码表示，最少需要二进制编码的位数是（ ）。
A、3
B、5
C、8
D、30
14、全加器有（ ）个输入，（ ）个输出。
A、3，2
B、2，3
C、2，2
D、3，3
15、已知74LS138译码器的输入三个使能端（E3=1，E1=E2=0），地址码A2A1A0=010，则输出是( ) 。
A、11111101
B、10111111
C、11111011
D、11110111
16、果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。
A、6
B、7
C、8
D、9
17、计数器的状态转换图如下，其计数的容量为( )。
A、3
B、4
C、5
D、8
18、有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为0110时，输出电压为（ ）。
A、4V
B、5V
C、6V
D、8V
19、在（ ）的输入情况下，“与非”运算结果是逻辑0。
A、条件全部为0
B、条件全部为1
C、只有一个条件为0
D、只有一个条件为1
20、74HC系列门电路的输入输出电压分别为：VIL(max)=1.2V，VIH（min）=3.5V，VOL（max）=0.1V，VOH（min）=4.9V，则其输入高电平噪声容限为（ ）V
A、2.3
B、3.4
C、1.1
D、1.4
21、CMOS非门是由一个NMOS和一个PMOS组成，其栅极相连作为输入，漏极相连作为输出，NMOS源极需接 （ ）电平，PMOS源极接（ ） 电平。
A、高、低
B、低、高
C、低、低
D、高、高
22、试判断图示组合电路，在C=1时的逻辑功能为（ ）
A、或门
B、与门
C、与非门
D、或非门
23、已知某电路的真值表如下，该电路的逻辑表达式为( )。
A、
B、
C、
D、
24、8位移位寄存器，串行输入经过（ ）个脉冲后，8位数码全部移入寄存器中。
A、2
B、4
C、8
D、10
25、图示74LVC161构成的计数器电路的模是（ ）
A、7
B、8
C、9
D、10
26、若被采样模拟信号的最高频率为10kHz，则A/D转换器的采样频率应至少高于( )kHz.
A、10
B、20
C、5
D、40
27、下列属于D/A转换误差的是（ ）
A、输入误差
B、比例系数误差
C、非线性误差
D、失调误差
28、以下二进制代码中，属于无权码的是（ ）
A、2421码
B、余3码
C、格雷码
D、8421BCD码
29、以下哪些方法可以用于描述组合逻辑电路的逻辑功能（ ）
A、逻辑电路图
B、卡诺图
C、逻辑函数式
D、真值表
30、下列电路中有两个稳定状态的是（ ）
A、施密特触发器
B、单稳态触发器
C、多谐振荡器
D、D触发器
31、单稳态触发器特性的有（ ）
A、没有触发脉冲作用时，电路处于一种稳定状态。
B、在触发脉冲作用下，电路由稳态翻转到暂稳态。
C、暂稳态不能长时间保持，经过一段时间后，自动回到稳态。
D、可以有两种稳定状态
32、555定时器可以构成的电路有（ ）
A、单稳态触发器
B、施密特触发器
C、多谐振荡器
D、计数器
33、逻辑函数的化简是为了使表达式简化，从而使硬件电路简化。
34、一个触发器具有0和1两个稳态，所以可以存储2位二进制数。
35、时序电路必须包含存储电路和组合逻辑电路。
36、噪声容限表示门电路的抗干扰能力。电路的噪声容限愈大，其抗干扰能力愈强。
37、功耗是门电路重要参数之一。功耗有静态和动态之分。 静态功耗是指电路输出状态不发生转换时的功耗。而电路在输出发生状态转换时的功耗称为动态功耗。
38、ROM在断电后，其存储的数据会丢失。
39、RAM在断电后，其存储的数据会丢失。
40、两个函数具有相同的真值表，则两个逻辑函数必然相等。（ ）
41、多个OD门输出端连接在一起，输出端接上拉电阻，可以实现正逻辑的线与运算。
42、同步计数器和异步计数器比较，同步计数器的显著优点是工作速度快。
43、由两74LVC161计数器即可构成一个210进制计数器。
44、输入数字量位数越多，输出电压可分离的等级越多，即分辨率越高。
45、在A/D 转换过程中，必然会出现量化误差。该误差可以消除。
学习通数字电子技术_21
本课程主要讲解数字电路的相关知识，包括数字电路的基础概念、数字信号处理、数字逻辑电路、计算机组成原理等。通过本课程的学习，能够了解数字电路的基本原理和应用，掌握数字电路设计和实现的方法，为以后的电子技术发展打下坚实基础。
一、数字电路的基础概念
数字电路是一种通过数字信号传输、处理和存储信息的电路。它是由数字器件，如数字集成电路、数字微处理器等，组成的。数字电路具有高速、高可靠性、低功耗、易于集成和程序控制等特点。数字电路能够实现逻辑门电路的操作，包括与门、或门、非门、异或门等，实现各种逻辑运算。数字电路中最基本的器件是触发器和计数器。
二、数字信号处理
数字信号处理是对数字信号的操作和处理。数字信号处理包括数字滤波器、数字信号采样和量化、数字信号编码和解码等。数字信号处理可以利用数字计算机实现，具有快速、高精度、灵活等特点。数字信号处理的应用范围非常广泛，包括音频、视频、图像、通信、控制等领域。
三、数字逻辑电路
数字逻辑电路是由逻辑门电路组成的电路。逻辑门电路包括与门、或门、非门、异或门等。逻辑门电路能够实现各种逻辑运算，比如与运算、或运算、非运算、异或运算等。数字逻辑电路是数字电路设计的基础，可以实现各种数字信号处理和控制操作。
四、计算机组成原理
计算机组成原理是计算机硬件的基础知识。计算机组成原理包括计算机的体系结构、指令系统、存储系统、输入输出系统等。计算机组成原理能够帮助学生了解计算机硬件的基本结构和工作原理，进而掌握计算机的程序设计和开发。
五、总结
本课程主要介绍了数字电路的基础概念、数字信号处理、数字逻辑电路和计算机组成原理等方面的知识。通过本课程的学习，学生可以了解数字电路的原理和应用，掌握数字电路设计和实现的方法，为更深入地学习电子技术打下坚实基础。
学习通数字电子技术_21
本课程主要讲解数字电路的相关知识，包括数字电路的基础概念、数字信号处理、数字逻辑电路、计算机组成原理等。通过本课程的学习，能够了解数字电路的基本原理和应用，掌握数字电路设计和实现的方法，为以后的电子技术发展打下坚实基础。
一、数字电路的基础概念
数字电路是一种通过数字信号传输、处理和存储信息的电路。它是由数字器件，如数字集成电路、数字微处理器等，组成的。数字电路具有高速、高可靠性、低功耗、易于集成和程序控制等特点。数字电路能够实现逻辑门电路的操作，包括与门、或门、非门、异或门等，实现各种逻辑运算。数字电路中最基本的器件是触发器和计数器。
二、数字信号处理
数字信号处理是对数字信号的操作和处理。数字信号处理包括数字滤波器、数字信号采样和量化、数字信号编码和解码等。数字信号处理可以利用数字计算机实现，具有快速、高精度、灵活等特点。数字信号处理的应用范围非常广泛，包括音频、视频、图像、通信、控制等领域。
三、数字逻辑电路
数字逻辑电路是由逻辑门电路组成的电路。逻辑门电路包括与门、或门、非门、异或门等。逻辑门电路能够实现各种逻辑运算，比如与运算、或运算、非运算、异或运算等。数字逻辑电路是数字电路设计的基础，可以实现各种数字信号处理和控制操作。
四、计算机组成原理
计算机组成原理是计算机硬件的基础知识。计算机组成原理包括计算机的体系结构、指令系统、存储系统、输入输出系统等。计算机组成原理能够帮助学生了解计算机硬件的基本结构和工作原理，进而掌握计算机的程序设计和开发。
五、总结
本课程主要介绍了数字电路的基础概念、数字信号处理、数字逻辑电路和计算机组成原理等方面的知识。通过本课程的学习，学生可以了解数字电路的原理和应用，掌握数字电路设计和实现的方法，为更深入地学习电子技术打下坚实基础。
