mooc数字电路与逻辑设计_8答案(mooc2023课后作业答案)
49 min readmooc数字电路与逻辑设计_8答案(mooc2023课后作业答案)
1.1 数制介绍随堂测验
1、数字设计对于七进制而言，电路答案答案70为有效码。逻辑
2、课后
3、作业R进制的数字设计进位规则是“逢R进1”，有1，电路答案答案2，逻辑…，课后R个数码。作业
4、数字设计十六进制数有0，电路答案答案1，逻辑2，课后… ，作业14，15等16个数码。
5、15H=15D
1.2 数制转换随堂测验
1、十进制数88等于十六进制数 。
A、46H
B、68H
C、58H
D、5CH
2、十进制数（+10.25）10的二进制补码表示为 ：
A、（0 1010.01）2
B、（0 1010. 10）2
C、（0 0111.10）2
D、（0 0110. 11）2
3、已知A=（10．44）10（下标表示进制），下列结果正确的是A=
A、（1010．1）2
B、（0A．8）16
C、（12．4）8
D、（20．21）5
4、10110.11B转化成8进制数为 。
A、（52.3）8
B、（26.6）8
C、（52.6）8
D、（26.3）8
5、如果一个十六进制计数器的计数在（39FF）16的基础上增1，则应显示 。
A、4000
B、3A00
C、3900
D、4A00
6、任意的十进制数转化成R进制，方法是除R取余，逆序排列 。
1.3 二进制正负数及其表示随堂测验
1、当用8位二进制数表示一定点小数时，其最大值取值为
A、127/128
B、127
C、255
D、255/256
2、定点表示法中小数点的位置是固定不变的，符号'.'不必表示出来。
3、浮点表示法中，小数点移动的规则是小数点右移一位，相当于尾数的数码向右移一位，而阶码加1。
1.4 二进制数补码及其运算随堂测验
1、二进制数X=-1101，则其原码是
A、1101
B、11101
C、01101
D、-1101
2、二进制数X=-1101，则其反码是
A、1101 （b） （c） （d）
B、11101
C、10010
D、10011
3、二进制数X=-1101，则其补码是
A、1101
B、11101
C、10010
D、10011
4、负数的原码、反码、补码的符号位均为1。
5、[[X]反]反＝[X]原
6、正数的原码、反码和补码是一样的。
7、乘法运算可用加法和移位两种操作实现，而除法运算可用减法加移位操作实现。
8、[[X]补]补＝[X]原
9、二进制数的补码就是将原码按位取反，最低位加1。
10、补码的数值部分仅仅是在反码的最后一位加1即可。
第2讲 码制
2.1 码制定义随堂测验
1、通常数码有两种功能：一是表示数量的大小，二是作为事物的代码。
2、数字系统中一般都采用二进制数码0、1来进行编码。
3、N位二进制代码可以表示个对象。
4、有权码1001一定表示十进制数9。
5、数字和字符可以编码，但标点符号是无法编码的。
2.2 BCD随堂测验
1、(75) =( ) 8421BCD
A、1110101
B、01110101
C、111101
D、1001011
2、(1011)8421BCD=( )10
A、禁用码
B、12
C、13
D、11
3、已知某二进制数为（10111101010.1）2，则下列转换正确的是
A、（5724.4）8
B、（BD4. 8）16
C、（1514.2）10
D、（0100100001000111.1000）余3-BCD
4、十进制数5用631-1BCD码表示为
A、1011
B、0111
C、0101
D、1001
5、一组4位二进制数组成的BCD码可表示16以内的任何一个十进制数。
6、BCD码均为恒权码，如8421-BCD、5421-BCD、余3-BCD码等。
7、8421BCD码不能用来表示大于9的十进制数 。
8、BCD码是一种人为选定的表示0～9这十个字符的代码。
9、(0011)8421BCD=(0011)5421BCD =( 3 )10
2.3 格雷码随堂测验
1、格雷码是一种有权码，任何两个相邻的N位格雷码仅有一位码元不同。
2、任何两个相邻的十进制数的格雷码仅有一位不同，这样可大大减小代码变化时出现的错误概率，所以它是一种错误最小化代码。
3、格雷码都是无权码。
4、0～9中任何两个相邻的十进制数的格雷码仅有一位不同。
5、典型格雷码具有镜面反射特性，所以又称反射码。
2.4 检错码和纠错码随堂测验
1、下列代码中 可以在一定条件下获得纠错功能。
A、5421BCD码
B、奇校验码
C、偶校验码
D、各代码间的最小Hamming距离为3的代码
2、误差检验码具有发现错误并纠正的能力。
3、增加监督码元后，使整个码组“1”码元的数目为奇数，称为奇校验码。
4、‘110011’有偶数个1，它可增加的偶校验码为1。
5、奇偶校验码可以检测单向单错，且为可分离码。
2.5 字符-数字代码随堂测验
1、ASCII编码一般为 位。
A、7
B、8
C、9
D、10
2、ASCII码中十进制数0~9采用相同的高三位，即011。
3、英文字母a和A的ASCII码是相同的。
第3讲 逻辑代数的基本概念和运算规则-上
3.1 逻辑代数的三种基本运算随堂测验
1、
A、与或非
B、或与非
C、同或
D、异或
2、
A、与
B、或
C、非
D、与非
3、
A、与
B、或
C、或非
D、与非
4、
A、与非
B、或非
C、同或
D、异或
5、逻辑变量的取值只有两种：“1”或“0”。这里的“1”和“0”既可表示数量的大小，又可表示完全对立的两种状态。
6、逻辑运算中，A+A+1=1。
3.2 逻辑函数的描述方式随堂测验
1、辑函数的描述有多种，下列仅 描述是惟一的。
A、逻辑函数表达式
B、真值表
C、逻辑电路图
D、语言描述
2、三变量的真值表输入有 种不同的取值。
A、3
B、8
C、4
D、9
3、波形图反映了各个逻辑变量的逻辑值随时间变化的规律。
4、真值表和卡诺图的逻辑函数表示都是唯一的。
5、逻辑函数的各种描述方法之间均可以相互转换。
第4讲 逻辑代数的基本概念和运算规则-下
4.1 逻辑代数基础随堂测验
1、
A、与非门
B、或非门
C、同或门
D、异或门
2、下列描述式中，等式不成立的是 。
A、
B、
C、
D、
3、
A、与非门
B、或非门
C、异或门或同或门
D、与或非门
4、一个4输入端或非门，使其输出为1的输入变量组合有 种。
A、1
B、4
C、8
D、15
5、一个4输入端与非门，使其输出为0的输入变量组合有 种。
A、1
B、2
C、4
D、15
6、若X＋Y=X，则必有Y=0。
7、A⊙B⊙C =A⊕B⊕C
8、已知X＋Y=X＋Z，则必有Y=Z。
9、偶数个变量同或的结果与异或的结果互非。
10、奇数个逻辑变量A连续同或，结果为 ______。
4.2 逻辑代数的基本定律随堂测验
1、
A、
B、
C、
D、
2、
A、
B、
C、
D、
3、
A、
B、
C、
D、
4、
A、
B、
C、
D、
5、根据对偶定理，逻辑式与其对偶式是相等的。
6、一个包含变量A的逻辑等式中，若以另外一个逻辑式代入式中所有A的位置，则等式可能不再成立。
7、定理指出，对于任意一个逻辑式Y，若将其中所有的“·”换成“+”，“+”换成“·”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，则得到的结果就是Y的逻辑非。
8、对于任何一个逻辑式Y，若将其中的“·”换成“+”，“+”换成“·”，“0”换成“1”，“1”换成“0”，则可得到一个新的逻辑式Y*， Y*即为Y的 式。
第5讲 逻辑函数的公式化简法
5.1 逻辑函数的最简形式和最简规则随堂测验
1、逻辑函数的最简“与-或式”规则是乘积项（与项）最少，且每个乘积项里的因子最少。
2、逻辑函数的最简形式是唯一的。
5.2 逻辑函数常用的公式化简法随堂测验
1、下列等式正确的是 。
A、A+AB+B=A +B
B、
C、
D、
2、逻辑代数的运算法则不正确的是 。
A、
B、
C、
D、
3、逻辑函数化简结果正确的是 。
A、Y=A
B、Y=B
C、Y=1
D、Y=A+B
4、下列描述式中，等式不成立的是 。
A、
B、
C、
D、
5、逻辑函数化简结果正确的是 。
A、Y=A+D
B、
C、Y=AD
D、Y=A+B
6、逻辑函数化简结果正确的是 .
A、
B、Y=A
C、Y=ABCD
D、
7、逻辑函数化简结果正确的是 。
A、
B、
C、
D、
8、逻辑函Y=化简结果正确的是 。
A、Y=B
B、Y=1
C、Y=A
D、Y=0
9、逻辑函数化简正确的是
A、
B、
C、
D、
10、逻辑函数 化简结果正确的是 。
A、Y=A
B、Y=B
C、Y=1
D、Y=A+B
5.3 指定器件的逻辑函数化简随堂测验
1、逻辑函数，可用与非门和非门表示为 。
A、
B、
C、
D、
2、逻辑函数Y=AB+AC+BC，可用与非门表示为 。
A、
B、
C、
D、
3、逻辑函数，可用与非门和非门表示为 。
A、
B、
C、
D、
第6讲 逻辑函数的卡诺图表示
6.1 最小项定义及其性质随堂测验
1、一个4变量逻辑函数，下列 是其最小项之一。
A、ABC+D
B、ACD
C、AB+CD
D、
2、在输入变量的任何取值下必有一个且仅有一个最小项的值为0。
3、任意两个最小项的乘积为0。
4、某一最小项若不包含在逻辑式F中，则必在F的对偶式中。
5、在n变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，则称m为该组变量的 。
6.2 最大项定义及其性质随堂测验
1、下列说法正确的是 。
A、一个逻辑函数全部最小项之和恒等于0
B、一个逻辑函数全部最大项之和恒等于0
C、一个逻辑函数全部最小项之积恒等于1
D、一个逻辑函数全部最大项之积恒等于0
2、在输入变量的任何取值下必有一个且仅有一个最大项的值为1。
3、某一最大项若不包含在逻辑式F中，则必在F的反演式中。
4、任意两个最大项之和为1。
5、在n变量函数中，若M为n个变量之和，且这n个变量均以原变量或反变量的形式在M中出现一次，则称M为该组变量的 。
6.3 逻辑函数的两种标准形式随堂测验
1、将逻辑函数式化为最小项之和的形式为 。
A、
B、
C、
D、
2、将逻辑函数式化为最大项之积的形式为 。
A、
B、
C、
D、
3、将逻辑函数式化为最大项之积的形式为 。
A、
B、
C、
D、
4、函数的反函数是 。
A、
B、
C、
D、
5、将逻辑函数式化为最大项之积的形式为 。
A、
B、
C、
D、
6、将逻辑函数式化为最小项之和的形式为 。
A、
B、
C、
D、
7、
A、
B、
C、
D、G(A,B,C)=A(B+C)
8、一个4输入端与非门，使其输出为1的输入变量组合有 。
A、1
B、2
C、4
D、15
9、将逻辑函数式化为最小项之和的形式为 。
A、
B、
C、
D、
10、任何逻辑函数均可化为最小项之积或最大项之和的标准形式。
6.4 卡诺图定义及其特点随堂测验
1、卡诺图中紧挨着的方格是逻辑相邻的，上下、左右相对应的方格不是相邻的。
2、卡洛图的每个小方格代表逻辑函数的一个 。
3、卡洛图中几何相邻的小方格具有 相邻性，即两相邻小方格所代表的最小项只有一个变量取值不同。
4、卡诺图中变量的取值不能按照自然二进制数的顺序排列，必须按 码排列。
5、卡诺图中的小方格数等于最小项总数，若逻辑函数的变量数为4，则小方格数为 个。
6.5 逻辑函数的卡诺图表示随堂测验
1、逻辑函数的卡洛图表示正确的是 。
A、
B、
C、
D、
2、
A、
B、Y=m1+m4+m7
C、
D、
3、逻辑函数的卡诺图表示不是唯一的。
第7讲 逻辑函数的卡诺图化简法
7.1 用卡诺图化简逻辑函数的基本性质随堂测验
1、卡诺图中2n个相邻“1”格的最小项可以合并成一个与项，并消去n个变量。
2、只有一个变量不同的两个最小项的乘积等于各相同变量之积。
3、4变量卡诺图，可圈的相邻小方格最大数为8。
4、在n个变量的卡诺图中，若有个“1”格相邻（k=0，1，2，3，…，n），它们可以圈在一起加以合并，合并时可以消去k个不同的变量，简化为一个具有（n-k）个变量的与项。
5、只有一个变量不同的两个最大项的乘积等于各相同变量之和。
6、卡诺图中2个相邻“1”格的最小项可以合并成一个与项，并消去一个变量。
7.2 用卡诺图求最简与或表达式随堂测验
1、
A、Y=A+C+D
B、Y=AB+C+D
C、
D、
2、
A、
B、
C、
D、
3、
A、
B、
C、
D、
4、
A、Y=B+C+D
B、
C、
D、Y=A+C+D
5、
A、
B、
C、
D、B或C
6、
A、
B、
C、
D、
7、
A、
B、
C、
D、
8、卡诺图化简得到的最简与或式是唯一的。
7.3 无关项及其在化简中的应用随堂测验
1、8、用卡诺图法将逻辑函数化为最简“与或”式，给定的约束条件为，结果正确的是 。
A、
B、
C、
D、
2、
A、
B、
C、
D、
3、逻辑函数的最简与或式是 。
A、
B、
C、
D、
4、
A、
B、
C、
D、
5、用卡诺图法将逻辑函数化为最简“与或”式，给定的约束条件为AB+CD=0，结果正确的是 。
A、
B、
C、
D、Y=B+AD+AC
6、合并最小项时，究竟把卡诺图上的“×”作为1还是0，应以得到的相邻最小项矩形组合最大，而且矩形组合数目最小为原则。
7、在化简逻辑函数时，需要把无关项置0。
8、有时输入变量的某些取值是1还是0皆可，并不影响电路的功能。在这些变量取值下，其值等于1的那些最小项称为 项。
9、约束项和任意项统称为逻辑函数中的 项，在卡诺图中用“×”表示。
10、在某些情况下，输入变量的取值不是任意的。当限制某些输入变量的取值不能出现时，可以用它们对应的最小项恒等于0来表示。这些恒等于0的最小项叫 项。
第一章 逻辑代数基础-单元测试
1、（88）10＝（ ）16。
A、58
B、46
C、68
D、5C
2、将逻辑函数表示成最简“与非-与非”形式为 。
A、
B、
C、
D、
3、函数的反函数 。
A、
B、
C、
D、
4、将（57.6）8进行数制转换时，转换错误的是：
A、（47.3）10
B、（101111.110）2
C、（2F.C）16
D、（00101111.11）2
5、下列几种说法中与BCD码的性质不符的是：
A、BCD码均为恒权码，如8421-BCD，5421-BCD，2421-BCD等等
B、一组四位二进制数组成的BCD码只能表示一位十进制数
C、BCD码是一种人为选定的0～9这十个字符的代码
D、BCD码有多种
6、若仅当输入变量A、B全为‘1’时，输出F=0，则输出与输入的关系是 运算。
A、与非
B、同或
C、异或
D、或非
E、或
7、已知函数，将其化为最简"与-或"形式为
A、ABC+ACD
B、ABC+ABD
C、
D、
8、已知函数，约束条件为，将其化为最简“与-或”形式为
A、
B、
C、
D、
9、若已知，则判断成立的最简单方法是以下 规则？
A、对偶规则
B、代数规则
C、反演规则
D、互补规则
10、若A+B=1，则 。
A、
B、
C、
D、
11、奇偶校验码是一种典型的误差纠错码。
12、任何逻辑函数均可化为最小项之和和最大项之积两种标准形式。
13、约束项和无关项均为任意项。
14、一组四位二进制数组成的BCD码能表示十六以内的任何一个十进制数。
15、典型格雷码与有权二进制（如8421）存在着的关系（最高位除外）。
16、n变量逻辑函数的最小项数目和最大项数目一样多，均为个。
17、在数字电路和数字计算机中，所有二进制数的补码均采用将数值按位“取反＋1”的法则来求得，且二进制数的加、减、乘、除运算都可以用补码的加法运算电路完成。
18、逻辑函数描述方式中仅有真值表具有惟一性。
19、布尔代数是建立在‘0’、‘1’二值逻辑和“与”、“或”、“非”三种基本逻辑之上的。
20、求一个逻辑函数的反函数可采用对偶定理。
21、应用对偶定理能很好地将两变量德摩根定律扩展为多变量德摩根定律。
22、卡诺图化简时，圈‘1’的面积应尽可能大，且圈中‘1’的数目需为个,n为的整数。
23、（8F.FF）16=（ ）8
24、（25.7）10=（ ）2 ，保留小数点以后4位有效数字
25、（0011）631-1BCD=（ ）10
26、（3D.BE）16=（ ）10
27、（-00101.01）2的补码为
28、若AB=0，则
29、逻辑函数Y=A+B+CD的最小项之和的形式为
30、已知逻辑函数，其卡诺图化简为最简“与-或”形式的结果为
31、逻辑函数的最大项之积的形式为Y=
32、数制是人们对数量计数的一种统计规则。任何一种进位计数包含基数和 两个基本因素。
33、逻辑函数化为最简“与-或”形式的结果为
34、逻辑函数Y=的对偶式的最简“与-或”形式为
35、将逻辑函数的反函数化简为最简“与-或”形式结果为
第8讲 逻辑门电路概述
8.1 门电路概述随堂测验
1、数字电路中，正、负逻辑的规定是 。
A、正逻辑低电平为“0”，高电平为“1”；负逻辑高电平为“0”，低电平为“1”
B、正逻辑低电平为“1”，高电平为“0”；负逻辑高电平为“1”，低电平为“0”
C、正负逻辑都是高电平为“0”，低电平为“1”
D、正负逻辑都是高电平为“1”，低电平为“0”
2、数字电路对元、器件参数精度和电源稳定度较模拟电路低一些。
3、提高数字电路的运算精度主要靠提高电源的稳定度。
4、用单开关电路获得高、低电平的主要特点是静态功耗低。
5、用以实现基本逻辑功能和复合逻辑运算的单元电路称为 。
8.2 半导体器件的开关特性随堂测验
1、在数字电路中，将晶体二级管当做开关使用时，利用的是其 模型。
A、折线
B、小信号
C、恒压降
D、理想
2、在数字电路中，晶体三极管主要工作在 区。
A、放大区
B、截止区和饱和区
C、击穿区
D、任意
3、在数字电路中，MOS管工作在开关闭合状态时，其漏-源之间的等效电阻 。
A、一般>Ω
B、一般<Ω
C、为0
D、无法确定
4、当外加电压突然由正向变为反向时，二极管内部电流立即为零。
5、在数字电路中，晶体三极管工作在深度饱和状态时，其CE结之间的压降一般仅为 V。
8.3 分立元件门电路随堂测验
1、下图所示电路可实现的逻辑关系为
A、与
B、或
C、非
D、异或
2、下图所示电路实现的逻辑关系为
A、与非
B、或非
C、同或
D、异或
3、分立元件电路的缺陷包括以下 。
A、体积大、功耗大、可靠性差
B、易发生高、低电平的偏移
C、不利于直接驱动负载电路
D、以上均是
8.4 集成电路的发展历史及现状随堂测验
1、典型TTL、CMOS、ECL逻辑门中，时延最小、功耗最低和速度最快的门电路分别 。
A、TTL、CMOS、ECL
B、TTL、CMOS、TTL
C、ECL、CMOS、ECL
D、CMOS、CMOS、ECL
2、下面哪个不属于集成电路的优点 。
A、体积小
B、重量轻
C、成本高
D、寿命长
3、下面 集成电路的集成度可以做得很大？
A、IIL
B、TTL
C、ECL
D、HTL
4、通常把一个封装内含有等效逻辑门的个数或元器件的个数定义为 。
第9讲 CMOS门电路
9.1 CMOS反相器电路及其特性随堂测验
1、下列 不属于CMOS反相器的特点。
A、静态功耗低
B、工作速度快
C、工作频率不受限制
D、噪声容限高
2、下列器件通常被当做CMOS电路的缓冲器使用的是 。
A、CMOS传输门
B、CMOS反相器
C、CMOS与非门
D、CMOS异或门
3、CMOS反相器为低阻回路，所以带 负载时，充放电速度很快。
4、CMOS逻辑门输出高电平、低电平的典型值为 VDD和 。
5、CMOS反相器和 是构成复杂CMOS逻辑电路的两种基本模块。
9.2 其它典型CMOS集成门电路随堂测验
1、一个二输入CMOS与非门，一输入端接一只10KΩ的电阻接地，另一输入端接变量A，则输出Y= ：
A、0
B、1
C、A
D、
2、一个二输入CMOS异或门，一输入端接一只10KΩ的电阻接地，另一输入端接变量A，则输出Y= ：
A、0
B、1
C、A
D、
3、一个二输入CMOS或非门，一输入端接一只10KΩ的电阻接地，另一输入端接变量A，则输出Y= ：
A、0
B、1
C、A
D、
4、下列CMOS器件可以当做模拟开关使用的是 ：
A、CMOS传输门
B、CMOS或非门
C、CMOS与非门
D、CMOS异或门
5、CMOS与非门的多余输入端可连在高电平上。
9.3 CMOS集成门电路的特点随堂测验
1、下面 性能CMOS相对TTL门电路较差。
A、输入阻抗
B、抗干扰能力
C、工作速度
D、静态功耗
2、下面 说法不符合CMOS集成门电路的特点。
A、噪声容限大
B、温度稳定性好，但抗辐射能力较差
C、扇出能力强
D、集成度高，成本低
3、下面 说法不符合CMOS集成门电路的特点。
A、静态功耗低
B、电源电压范围宽
C、输入阻抗低
D、逻辑摆幅大
4、CMOS集成电路的功耗随频率的升高而显著降低。
5、门电路输出端最多能带同类门的个数称为门电路的 。
第10讲 TTL门电路
10.1 TTL集成门电路的结构随堂测验
1、
A、A
B、B
C、C
D、D
2、下列 门电路输出端可以并联使用？
A、TTL OC
B、TTL或非
C、TTL与非
D、CMOS 异或
3、
A、A
B、B
C、C
D、D
4、TTL与非门输入端悬空相当于接了高电平。
5、TTL门电路输出端不能直接接电源，必须外接电阻后再接电源。
10.2 几种典型的TTL集成复合门电路随堂测验
1、一个二输入TTL与非门，一输入端接一只10Ω的电阻接地，另一输入端接变量A，则输出Y= ：
A、0
B、1
C、A
D、
2、一个二输入TTL或非门，一输入端接一只10Ω的电阻接地，另一输入端接变量A，则输出Y= ：
A、0
B、1
C、A
D、
3、下图所示TTL门电路实现的逻辑功能为 。
A、与非
B、或非
C、同或
D、异或
4、一个二输入TTL异或门，一输入端接一只10Ω的电阻接地，另一输入端接变量A，则输出Y= ：
A、0
B、1
C、A
D、
5、TTL逻辑门输出高电平、低电平的典型值为 和 0.3V 。
10.3 集电极开路（OC）门随堂测验
1、OC门在使用时须在 之间接一电阻。
A、输出与地
B、输出与外接电源
C、输出与输入
D、输入与外接电源
2、下图所示的逻辑关系为：F1= 。
A、
B、
C、
D、
3、下列关于OC门的性质错误的是 ：
A、可将OC门输出端直接并联
B、可根据要求选择外接电源
C、工作时无需外接负载电阻和电源
D、有些OC门可以直接驱动小型继电器
4、下列 电路输出端不可以并联使用？
A、TTL异或门
B、TTL OC门
C、CMOS OD门
D、CMOS 三态门
5、多个集电极开路TTL逻辑门的输出端相并连，可以实现 功能。
10.4 三态（TS）输出门随堂测验
1、TTL三态输出“与非”门电路的输出比TTL“与非”门电路多一个 状态。
A、高电平
B、低电平
C、高阻
D、低阻
2、下图所示的逻辑关系是：F2= 。
A、
B、
C、
D、
3、下列 可以实现总线结构。
A、TTL 异或门
B、TTL同或门
C、CMOS 传输门
D、CMOS三态门
4、下列 可以实现数据的双向传输。
A、TTL 三态门
B、TTL同或门
C、CMOS 传输门
D、CMOS反相器
5、下列 说法错误？
A、CMOS OD门输出端允许直接并联使用
B、CMOS传输门可以直接处理模拟信号
C、TTL门电路输入端接任意电阻均相当于接‘0’电平
D、TTL三态门可输出三种状态，且输出端允许直接并联使用
第11讲 其它类型数字集成电路
11.1 其它类型数字集成电路结构及特点随堂测验
1、目前，下列集成电路中，速度最慢的是 。
A、PMOS
B、NMOS
C、TTL
D、ECL
2、目前，下列双极型电路中，功耗最低且集成度较大的是 。
A、TTL
B、ECL
C、IIL
D、HTL
3、Bi-CMOS集成门电路 部分通常采用CMOS结构。
4、ECL集成门电路中的三极管导通时为 状态，所以其工作速度快。
5、Bi-CMOS集成门电路 部分通常采用双极型晶体管。
11.2 TTL电路与CMOS电路的接口电路随堂测验
1、用CMOS 电路驱动TTL电路，下面 措施不可行。
A、将同一个封装内的门电路并联使用
B、使用分立元件接口电路实现电流扩展
C、在CMOS电路的输出端增加一级CMOS驱动器
D、在CMOS电路的输出端增加电源接入TTL电路
2、当需要将TTL门与CMOS门两种器件互相连接时，在驱动门和负载门之间，关系不正确的是 。
A、VOH(min)≥VIH(min)
B、VOL(max)≤VIL(max)
C、— IOH(max) ≤nIIH(max)
D、IOL(max) ≥ — mIIL(max)
3、TTL74系列电路可直接驱动CMOS 74HCT系列电路。
4、TTL74LS系列电路可直接驱动CMOS 4000系列电路。
11.3 使用数字集成电路的注意事项随堂测验
1、下列 电路输出端不可以直接并联使用。
A、CMOS传输门
B、CMOS电路的OD门
C、TTL电路的OC门
D、TTL三态门
2、下列关于TTL集成电路使用注意事项错误的是：
A、TTL输出端一般不允许并联使用，也不允许直接与+5V电源或地线连接
B、TTL输入端外接电阻需慎重
C、TTL电路要尽量加长地线，以减小干扰
D、TTL电路要在电路切断电源的时候，插拔和焊接集成电路块
3、下列关于CMOS集成电路使用注意事项错误的是：
A、焊接CMOS电路时，不能使用25W以上的电烙铁
B、CMOS输入端多余的输入端不允许悬空，应按逻辑要求接VDD和VSS
C、CMOS输出端允许直接与VDD和VSS连接
D、CMOS器件一般需作防静电处理
4、CMOS器件的输入信号严禁超出电源电压范围。
5、多个具有三态输出功能的TTL逻辑门的输出端相连，使用时必须满足： 任何时刻，最多只有一个三态门的输出有效，其它三态门都是高阻抗输出条件。
第二章 逻辑门电路-单元测试
1、下列说法中，正确的是
A、9个‘0’连续同或为0，9个‘1’连续异或为1
B、若X＋Y=X，则Y=0
C、TTL、CMOS逻辑门未使用的输入端均可悬空
D、偶校验码能检测出偶数个码元错误
2、下列 的输入端允许悬空。
A、TTL与非门
B、CMOS反相器
C、NMOS同或门
D、CMOS异或门
E、PMOS与门
3、CMOS或非门多余输入端的正确处理方式是
A、接地
B、悬空
C、接高电平
D、悬空或接高电平
4、若将一TTL异或门（输入端为A、B）当作反相器使用，则A、B端应 连接。
A、A或B中有一个接1或悬空
B、A或B中有一个接0
C、A和B并联使用
D、以上均不能实现
5、下列 门可实现“线与”功能？
A、TTL OC门
B、TTL与门
C、CMOS反相器
D、CMOS传输门
E、NMOS与门
6、下列 说法正确？
A、CMOS OD门输出端允许直接并联使用
B、CMOS门电路输入端悬空时相当于接‘1’电平
C、CMOS反相器输出端允许直接并联使用
D、CMOS三态门输出端有可能出现高电平、低电平和不定态三种状态
7、逻辑电路如图所示，输入A＝“1”，B＝“1”，C＝“0”，输出F为
A、0
B、高阻状态
C、1
D、不定
8、下列 电路可以实现的功能, 已知关门电阻Roff=0.91kΩ，开门电阻Ron=1.93kΩ。
A、4
B、1
C、2
D、3
9、下列各门电路中 的输出端可以并联使用。
A、TTL OC门
B、CMOS与非门
C、TTL或非门
D、CMOS反相器
E、CMOS传输门
10、下列 输出不允许并联使用。
A、典型TTL门
B、OC门
C、OD门
D、三态门
11、与TTL门电路相比，下面 不是CMOS门电路的优势。
A、输入阻抗小
B、静态功耗低
C、电源电压范围宽
D、扇出能力强
12、CMOS门电路如图所示，其中可以实现Y=1的逻辑电路有 。
A、a
B、c
C、d
D、b
13、TTL门电路如图所示，其中可以实现Y=0的逻辑电路有： , 已知关门电阻Roff=0.91kΩ，开门电阻Ron=1.93kΩ。
A、b
B、c
C、a
D、d
14、CMOS门电路如图所示，其中可以实现的逻辑电路有：
A、a
B、c
C、d
D、b
15、TTL门电路如图所示，其中可以实现的逻辑电路有： , 已知关门电阻Roff=0.91kΩ，开门电阻Ron=1.93kΩ。
A、b
B、c
C、a
D、d
16、CMOS门电路如图所示，其中可以实现Y=A的逻辑电路有：
A、a
B、c
C、d
D、b
17、TTL门电路如图所示，其中可以实现Y=的逻辑电路有： , 已知关门电阻Roff=0.91kΩ，开门电阻Ron=1.93kΩ。
A、b
B、c
C、a
D、d
18、CMOS门电路多余输入端可以 处理。
A、接高电平
B、接地
C、与其它输入端并联
D、悬空
19、一般而言，同类型的门电路带下一级电路门的个数是不受限的。
20、集电极开路门可以实现高电压、大电流驱动。
21、使用CMOS门电路时多余输入端可以悬空。
22、下图所示电路的逻辑功能是：。
23、下图所示电路的逻辑功能是：。
24、下图所示电路的逻辑功能是：
25、正、负逻辑只是逻辑定义不同，并无本质区别。
26、CMOS传输门可直接处理模拟信号，做模拟开关使用。
第12讲 组合逻辑电路的分析和设计方法
12.1 组合逻辑电路的特点及描述随堂测验
1、下列不属于组合逻辑电路的逻辑功能描述方式的是 。
A、真值表
B、逻辑电路图
C、波形图
D、数理方程
2、下列描述组合逻辑电路的方式中具有惟一性的是 。
A、卡诺图
B、逻辑电路图
C、波形图
D、VHDL
3、组合逻辑电路的特点是“入变出即变"。
4、仅由与非门构成的逻辑电路一定是组合电路。
5、组合逻辑电路在电路结构上只由逻辑门组成，不包含 元件，输入和输出之间无反馈。
12.2 组合逻辑电路门级电路分析随堂测验
1、一个4输入端或非门，使其输出为1的输入变量组合有 种。
A、1
B、4
C、8
D、15
2、如下图所示，输出F为1，A、B、C的取值应为 。
A、101
B、011
C、110
D、111
3、分析下图所示电路的逻辑功能，求出其输出的逻辑表达式，并说明电路逻辑功能的特点,下列正确的选项是 。
A、，格雷码变换电路
B、，三变量的奇偶检测电路
C、，格雷码变换电路
D、，三变量的奇偶检测电路
4、组合逻辑电路的分析是指 。
A、已知逻辑要求，列真值表的过程
B、已知逻辑要求，求解逻辑表达式并画逻辑图的过程
C、已知逻辑电路图，求解逻辑表达式并化简的过程
D、已知逻辑电路图，求解或验证逻辑功能的过程
5、分析下图的逻辑电路，其中Y1的逻辑函数表达式为：
A、
B、A⊙B⊙C
C、
D、
12.3 组合逻辑电路门级电路设计随堂测验
1、组合逻辑电路的一般设计流程包括以下步骤：A、进行逻辑抽象；B、将逻辑函数化简或变换成适当的形式; C、写出逻辑函数式 D、选定器件的类型;E、工艺设计; F、画出逻辑电路图。则这些步骤正确的排序是： 。
A、A->D->C->B->F->E
B、A->C->E->F->B->D
C、A->C->D->B->F->E
D、A->C->B->D->E->F
2、用与非门设计四变量的多数表决电路，当输入变量A、B、C、D有三个或三个以上为1时输出为1，输入为其他状态时输出为0。正确的设计电路是 。
A、
B、
C、
D、
3、用或非门设计一个组合电路，其输入为8421BCD码，输出L，当输入数能被4整除时为1，其它情况下为0；下列设计正确的逻辑电路是 。
A、
B、
C、
D、
4、组合逻辑电路设计时应遵循 原则。
5、列出正确的 是组合逻辑电路设计的关键。
12.4 组合逻辑电路中的竞争-冒险现象随堂测验
1、已知函数，若用最少数目与非门实现其功能时，下列 情况可能产生竞争-冒险现象？
A、A=B=1，C=0，D变化时
B、B=C=D=0，A变化时
C、A=C=1，D=0，B变化时
D、A=B=C=0，D变化时
2、逻辑函数在不改变电路功能的前提下，应将其化成下列 形式可消除竞争冒险现象。
A、
B、
C、
D、
3、有冒险必然存在竞争，有竞争就一定引起冒险。
4、由于竞争在电路输出端可能产生尖峰脉冲的现象叫做 现象。
5、消除竞争-冒险现象的方法主要有接入滤波电容、引入选通脉冲、 等。
第13讲 若干常用中规模组合逻辑电路-编码器
13.1 普通编码器工作原理随堂测验
1、三位二进制普通编码器框图如下图所示，用与非门实现逻辑表达式正确的是 。
A、
B、
C、
D、
2、普通编码器在任何时刻只允许有1路有效信号到达编码器的输入端。
3、编码器的逻辑功能是把输入的每一个高低电平信号编成一个对应的 代码。
4、对100个不同的符号进行编码，至少需要 位二进制数。
13.2 优先编码器工作原理随堂测验
1、8线－3线优先编码器74LS148接通电源后，无论编码输入怎样变化，所有输出均被封锁在高电平，则其原因可能是： 。
A、电源有问题
B、编码输入无效
C、选通输入端没有接地
D、扩展端没有接地
2、8线－3线优先编码器的输入为I0-I7，当优先级别最高的I7有效时，其输出的反码的值是 。
A、111
B、010
C、000
D、101
3、8线－3线优先编码器74LS148接通电源后，其选通输出端输出低电平，则其原因可能是： .
A、电源有问题
B、无有效编码输入
C、选通输入端没有接地
D、扩展端没有接高电平
4、8线－3线优先编码器74LS148接通电源后，若编码信号输入从~依次为01000101，则其编码输出为 。
5、优先编码器的特点是允许同时输入多个编码信号，但只对其中 的信号进行编码。
13.3 MSI编码器芯片举例及应用示例随堂测验
1、用两片74LS148接成16线-4线优先编码器，正确的连接电路图是 。
A、
B、
C、
D、
2、8线－3线优先编码器74LS148接成如图所示电路，则表中（2）所对应的编码值是：
A、1001
B、1000
C、0111
D、0110
3、下表所列真值表的逻辑功能所表示的逻辑器件是：
A、译码器
B、普通编码器
C、优先编码器
D、比较器
4、8线－3线优先编码器74LS148接成下图所示电路，则该电路构成了 逻辑功能。
第14讲 若干常用中规模组合逻辑电路-译码器
14.1 二进制译码器随堂测验
1、已知74LS138译码器的输入三个使能端（S1=1，）时，地址码A2A1A0=011，则输出~是 。
A、11111101
B、10111111
C、11110111
D、11111111
2、已知74LS138译码器的输入三个使能端（S1=0，）时，地址码A2A1A0=001，则输出~是 。
A、11111101
B、11111111
C、11110111
D、00000010
3、已知74LS138译码器的输入三个使能端设置为S1=1，，则下图所示电路的逻辑功能为 。
A、1位全加器
B、1位全减器
C、半加器
D、编码器
4、常用的译码器有二进制译码器、二-十进制译码器和 等。
5、是编码的反操作，其逻辑功能是将每个输入的二进制代码对应输出为高、低电平信号。
14.2 二十进制译码器随堂测验
1、写出下图中Z1、Z2、Z3的逻辑函数表达式，并化为最简的”与-或”表达式，正确的是： 。
A、
B、
C、
D、
2、试画出用4-16线译码器74LS154和门电路产生如下多输出逻辑函数的逻辑图，正确的是 。
A、
B、
C、
D、
3、译码器哪个输出信号有效取决于译码器的地址输入信号。
14.3 显示译码器随堂测验
1、下列 不属于LED的优点。
A、工作电压低
B、响应时间短
C、亮度较高
D、工作电流较小
2、下列 不属于LCD的特点。
A、功耗极小
B、响应时间一般较LED长
C、亮度较高
D、工作电压较低
3、下列属于常用的数码显示器的有:
A、LED
B、LCD
C、离子显示板
D、荧光数码管
4、由发光二极管组成的七段数码显示器，当采用共阳极接法时，若a~g=0100100，则显示的数字是 。
5、半导体数码显示器的内部接法有两种形式：共阳极接法和共阴极接法。对于共阴极接法的发光二极管数码显示器，应采用 电平驱动七段显示译码器。
6、显示译码器的逻辑功能是将数字（0～9）、文字、符号（A~F)等的二进制代码翻译并显示出来，它包括 和数码显示器两部分。
14.4 译码器应用示例随堂测验
1、下列可用作数据分配器的是 。
A、普通编码器
B、优先编码器
C、加法器
D、译码器
2、试用3线-8线译码器和门电路设计1位二进制全减器电路。其中，输入为被减数（Ai）、减数（Bi）和来自低位的借位（Ci-1）；输出为两数之差（Si）和向高位的借位信号（Ci）。则正确的电路设计是：
A、
B、
C、
D、
3、试用3线-8线译码器和门电路产生如下多输出逻辑函数的电路图。正确的是
A、
B、
C、
D、
4、在存储器中，译码器输入地址码，输出为存储单元地址，如 位地址线可寻址个单元。
5、在需进行大容量译码时，可将译码器芯片进行 。
第15讲 若干常用中规模组合逻辑电路-分配器和选择器
15.1 数据分配器随堂测验
1、在下列器件中，不属于组合逻辑电路的是： 。
A、环形计数器
B、数据分配器
C、优先编码器
D、二-十进制译码器
2、1路-路数据分配器数据输入端的个数是： 。
A、n
B、2n
C、
D、1
3、下列 可以当做数据分配器使用。
A、加法器
B、译码器
C、优先编码器
D、普通编码器
4、试用门电路设计一个1路-4路数据分配器，正确的是：
A、
B、
C、
D、
5、数据分配器和译码器有着相同的基本电路结构形式。
15.2 数据选择器工作原理随堂测验
1、数据选择器是把 输入接过来送给 输出。
A、一个，多个中的一个
B、一个，一个
C、多个中的一个，一个
D、多个中的一个，多个中的一个
2、8选1数据选择器CT4151芯片构成下图所示电路，则Y(D，C，B，A)= 。
A、（3,4,7,8,13）
B、（1，3,4,7,8,13）
C、（1，3,4,7,8,9,13）
D、（3,4,7,8,9,13）
3、一个64选1的数据选择器有 个选择控制信号输入端。
A、6
B、8
C、16
D、32
4、一个数据选择器的地址端有3个时，最多可以有 个数据输入信号。
A、3
B、6
C、8
D、16
5、若将一组并行数据转换为串行数据输出可以应用 。
A、数据选择器
B、数据分配器
C、加法器
D、比较器
15.3 MSI数据选择器及其应用随堂测验
1、试用一片8选1数据选择器74LS152设计一函数发生电路，其功能如下表所示。正确的设计是:
A、
B、
C、
D、
2、使用数据选择器和数据分配器实现组合逻辑函数F的共同点不包括：
A、省时方便
B、一般需对F进行化简，设计比较繁琐
C、集成芯片使用的数目一般较少
D、检查和排除故障容易
3、用双4选1数据选择器设计三变量的逻辑函数：，正确的是:
A、
B、
C、
D、
4、用一片8选1数据选择器74LS151实现逻辑函数，正确的是:
A、
B、
C、
D、
5、下图为由双4选1数据选择器74LS153和门电路组成的组合逻辑电路,则输出Z与输入X3X2X1X0之间的逻辑关系是：
A、检测8421BCD码
B、全加器
C、编码器
D、偶数“1”检测器
第16讲 若干常用中规模组合逻辑电路-加法器
16.1 加法器工作原理随堂测验
1、某组合逻辑电路的输入（A、B、C）输出波形（X、Y）如下图所示，则其逻辑功能是：
A、编码器
B、半加器
C、1位全加器
D、译码器
2、半加器和的输出端与输入端的逻辑关系是 。
A、与非
B、或非
C、与或非
D、异或
3、四位超前进位加法器74LS283提高了工作速度，原因在于 。
A、各位的进位是依次传递的
B、它是四位串行进位加法器
C、内部具有四个全加器
D、各位的进位是同时形成的
4、下图所示为2个4位二进制数相加的串接全加器逻辑电路图，运算后的COS3S2S1S0结果是 。
A、11000
B、11001
C、10111
D、10101
5、两个二进制数之间的算术运算无论是加、减、乘、除，目前在数字计算机中都是化为若干步 运算和移位进行的。
6、是构成数字电路中算术运算器的基本单元。
16.2 MSI加法器示例及应用随堂测验
1、用74LS138和与非门实现一个全加器，电路正确的是： 。
A、
B、
C、
D、
2、设计一个代码转换电路，要求将BCD代码的8421码（DCBA）转换成余3码（Y3Y2Y1Y0），则可实现该功能的电路是 。
A、
B、
C、
D、
3、试设计一个代码转换电路，将余3码（Y3Y2Y1Y0）转换成8421BCD码（DCBA），则可实现该逻辑功能的电路是： 。
A、
B、
C、
D、
第17讲 若干常用中规模组合逻辑电路-数值比较器及奇偶校验器
17.1 比较器随堂测验
1、下列叙述错误的是： 。
A、数值比较器可以比较数字大小
B、实现两个一位二进制数相加的电路叫全加器
C、译码器也可以当做数据分配器使用
D、编码器可分为普通编码器和优先编码器
2、74LS85为四位二进制数据比较器。如果只进行4位数据比较，那么三个级联输入端a<b，a>b，a=b应为： 。
A、a<b接地，a>b接地，a=b接地
B、a<b接高电平，a>b接高电平，a=b接高电平
C、a<b接高电平，a>b接高电平，a=b接地
D、a<b接地，a>b接地，a=b接高电平
3、在下列器件中，不属于组合逻辑电路的是： 。
A、数据选择器
B、移位寄存器
C、数值比较器
D、超前进位加法器
4、数值比较器一般仅能比较两个数值是否相等。
5、数值比较器的扩展使用时，如需有较高的运算速度，则需采用 （串行/并行）扩展方式。
17.2 奇偶校验器随堂测验
1、如果采用偶校验方式，下列选项中接收端收到的校验码， 是不正确的。
A、00100
B、10100
C、11011
D、11110
2、已知字符T的ASCII码值的十进制表示为84D，如果将最高位设置为奇校验位，则字符M的ASCII码值设置奇校验位后，它的二进制表示为 。
A、01001101
B、11001101
C、01101011
D、10111101
3、当传送十进制数5时，在8421奇校验码的校验位上值应为1。
4、奇偶校验器具有单向单错的检测功能。
5、当传送十进制数7时，在余3BCD偶校验码的校验位上值应为1。
6、数据传输中接收及发送方约定采用偶校验，接收方收到这样一组数据（111001010）2（最后一位为监督码元），则数据是 （正确/错误）的。
第三章 组合逻辑电路-单元测试
1、下列 器件任何时刻只允许有1个有效信号到达输入端。
A、普通编码器
B、译码器
C、序列信号发生器
D、超前进位加法器
2、8选1数据选择器CT4151芯片构成下图所示电路，则Y(D，C，B，A)= 。
A、
B、
C、
D、
3、已知用8选1数据选择器74LS151构成的逻辑电路如图所示，则电路实现的逻辑功能是： 。
A、一个“检1”电路，即输入（DCBA）中包含奇数个‘1’时，输出为‘1’
B、一个“检1”电路，即输入（DCBA）中包含偶数个‘1’时，输出为‘1’
C、一个四变量异或电路，即
D、一个四变量同或电路，Y=A⊙B⊙C⊙D
4、用3线－8线译码器74LS138实现的逻辑电路如下，则该电路实现的逻辑功能是： 。
A、y=x+3，其中，且x为整数
B、y=x+1，其中，且x为整数
C、y=x+4，其中，且x为整数
D、y=x+5，其中，且x为整数
5、某组合逻辑电路的输入波形A、B、C及输出波形Y1、Y2、Y3、Y4如下图所示, 若用3线－8线译码器74LS138实现该逻辑电路，下列电路中正确的是： 。
A、
B、
C、
D、
6、8线－3线优先编码器74LS148接通电源后，其选通输出端输出低电平，则其原因可能是：
A、无有效编码输入
B、电源有问题
C、选通输入端没有接地
D、扩展端没有接高电平
7、下图所示电路输出Y1、Y2的最简与或逻辑函数为：
A、和C
B、和A
C、和AC
D、和
8、已知用8选1数据选择器74LS151构成的逻辑电路如下图所示，则输出F的最简“与或”逻辑函数表达式是： 。
A、
B、
C、
D、
9、8选1数据选择器CT4151芯片构成下图所示电路，则输出函数Y(D,C,B,A)的表达式正确的是 。
A、
B、
C、
D、
10、已知用8选1数据选择器74LS151构成的逻辑电路如下图所示，则输出F的最简“与或”式是 。
A、
B、
C、
D、
11、下列 从功能上说属于一对反操作。
A、译码器和编码器
B、数据选择器和数据分配器
C、译码器和数据选择器
D、寄存器和移位寄存器
12、下列可以惟一描述一个组合逻辑电路的方式包括 。
A、卡诺图
B、真值表
C、逻辑电路图
D、波形图
E、逻辑函数表达式
F、VHDL
13、下列 属于组合逻辑电路。
A、译码器
B、数据分配器
C、比较器
D、奇偶校验器
E、序列信号发生器
F、扭环形计数器
G、移位寄存器
14、3线－8译码器74LS138接通电源后，无论地址输入端怎样变化，输出均被封锁在高电平，则其原因可能是：
A、片选端S1未有效接高电平
B、片选端未有效接低电平
C、片选端未有效接地
D、电源有问题
E、地线有问题
15、下列 不属于组合逻辑电路。
A、序列信号发生器
B、寄存器
C、环形计数器
D、译码器
E、超前进位加法器
F、优先编码器
16、下列 MSI器件可有效实现组合逻辑函数。
A、译码器
B、数据选择器
C、数据分配器
D、计数器
E、奇偶校验器
F、数值比较器
17、编码器的特点是允许同时输入多个编码信号，且只对其中优先权最高的信号进行编码。
18、数值比较器的级联扩展法结构简单，但运算速度通常比并联扩展方式低。
19、组合逻辑电路在电路结构上只由逻辑门组成，不包含记忆元件，输入和输出之间无反馈，因而其功能特点是入变出即变。
20、有冒险必然存在竞争，有竞争不一定引起冒险。
21、当传送十进制数5时，在余3BCD码奇校验码的校验位上值应为1。
22、一个n线-线译码器即一个1路-路数据分配器。
23、仅由或非门构成的逻辑电路一定是组合电路。
24、8线－3线优先编码器74LS148接通电源后，无论编码输入怎样变化，所有输出均被封锁在高电平，则其原因可能是扩展端没有有效接地。
第20讲 触发器的逻辑功能描述及应用示例
20.1 触发器逻辑功能描述随堂测验
1、具有直接置位端和复位端的触发器，当触发器处于受CP脉冲控制的情况下时，这两端所加的信号为 。
A、
B、
C、
D、
2、下列JK触发器的状态转换图正确的是：
A、
B、
C、
D、
3、同一电路结构一般仅可做成同一逻辑功能的触发器。
4、同一逻辑功能的触发器可以用不同的电路结构实现。
5、触发器的功能描述方法有特性表、 和状态转换图三种。
20.2 触发器之间的相互转换随堂测验
1、用JK触发器实现D触发器的功能，下列电路正确的是 。
A、
B、
C、
D、
2、满足下列哪种条件时，JK触发器能够构成T触发器 。
A、J=K=1
B、J=1，K=0
C、J=K=T
D、J=K=0
3、当CP无效时，D触发器的状态为 ，当CP有效时，D触发器的次态为 。
A、1，D
B、0，D
C、
D、
4、列能够构成T’触发器的是： 。
A、J=K=1
B、R=1，S=0
C、J=K=T
D、D=
5、在JK、RS、T三种类型触发器中， 触发器功能最强，它包含了另外两种触发器的功能。
20.3 触发器应用示例随堂测验
1、电路如图所示，已知输入信号A和CP的电压波形，设触发器的初始状态均为Q=0，则电路输出端Y、Z电压波形正确的是 。
A、
B、
C、
D、
2、维持－阻塞上边沿D-FF组成下图所示电路，设电路初态Q1和Q2均为0，为异步复位端。则电路Q1和Q2的输出波形正确的是： 。
A、
B、
C、
D、
3、用与非门构成的基本RS触发器置1状态时，其输入信号、应为 。
A、
B、
C、
D、
4、下图所示电路的逻辑功能是 。
A、8进制异步计数器
B、8进制同步计数器
C、7进制异步计数器
D、7进制同步计数器
5、同一种逻辑功能的触发器可以用不同的电路结构实现。反过来说，用同一种电路结构形式可以做成不同逻辑功能的触发器。
第19讲 触发器电路结构及动作特点
19.1 同步(电平)触发器的电路结构及动作特点随堂测验
1、同步JK触发器与同步D触发器的特性方程分别是 。
A、
B、
C、
D、
2、同步触发器的触发方式是 触发。
A、边沿
B、直接置位复位
C、脉冲
D、电平
3、当现态时，具备时钟条件后JK触发器的次态为 。
A、
B、
C、
D、
4、同步触发器产生空翻现象的原因包括： 。
A、采用主从触发方式
B、采用边沿触发方式
C、采用电平触发方式
D、在触发期间输入信号发生多次改变
5、在时钟脉冲CP信号为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为 。
19.2 主从(脉冲)触发器的电路结构及动作特点随堂测验
1、下列触发器中，存在一次变化现象的是 。
A、基本RS触发器
B、主从JK触发器
C、主从RS触发器
D、维持阻塞触发器
2、当输入J=K=1时，JK触发器所具有的功能是 。
A、置0
B、置1
C、保持
D、翻转
3、使触发器的状态变化分两步完成的触发器结构是 。
A、主从触发器
B、边沿触发器
C、电平触发器
D、同步触发器
4、若主从结构RS触发器的CP、S、R、各输入的电压波形已知，，触发器初态Q=0，下列Q的输出波形正确的是 。
A、
B、
C、
D、
19.3 边沿触发器的电路结构及动作特点-双极型随堂测验
1、当集成下边沿D型触发器的异步置0端，异步置1端时，触发器的状态 .
A、为0
B、为1
C、无法确定，与CP有关
D、无法确定，与D和Qn有关
2、若一边沿JK触发器的原状态为0，欲在CP作用后变为1状态，则激励函数JK的值应是 。
A、J＝1，K＝1
B、J＝0，K＝×
C、J＝1，K＝×
D、J＝×，K＝0
3、已知维持阻塞D触发器各输入端的电压波形如图所示，设触发器初态Q=0，下列Q、端对应的电压波形正确的是 。
A、
B、
C、
D、
4、对于维持阻塞结构的D触发器，当CP=1期间，输入信号D由1跳转到0，则由于，输出状态Q也由1跳转到0。
5、主从触发器的状态变化仅发生在CP的下降沿，在CP的其它期间触发器保持原态不变，所以它也是负边沿触发器。
19.4 边沿触发器的电路结构及动作特点-MOS型随堂测验
1、下图是带使能端的CMOS D触发器逻辑图。则当EN=0时，传输门TG1 ，传输门TG2 ，是Q= 。
A、截止，导通，D
B、截止，导通，
C、导通，截止，D
D、导通，截止，
2、由CMOS与或非门构成如下电路，则该电路的逻辑功能描述正确的是： 。
A、SR锁存器，约束条件是：S+R=0
B、主从RS-FF，约束条件是：SR=0
C、边沿RS-FF，约束条件是：S+R=0
D、同步RS-FF，约束条件是：SR=0
3、用CMOS边沿触发器和异或门组成如下电路，则输出Z与CP脉冲的频率之比为： 。
A、1:1
B、2:1
C、3:1
D、4:1
4、边沿触发器的共同特点是触发器的次态仅取决于CP脉冲信号到达时的逻辑状态。
第18讲 SR锁存器
18.1 触发器概述随堂测验
1、按照电路结构和动作特点，触发器可以分为： 。
A、SR锁存器
B、同步（电平）触发器
C、主从（脉冲）触发器
D、边沿触发器
2、按照表现出来的逻辑功能，触发器可以分为： 等。
A、D触发器
B、JK触发器
C、静态触发器
D、T和T’-FF
3、若需存储n位二值信息，则至少需要 个触发器。
4、触发器有 （数字）个稳定状态。
5、能够存储 的基本单元电路称为触发器。
18.2 与非门构成的SR锁存器工作原理随堂测验
1、与非门构成的基本RS触发器，在下列 情况下可复位。
A、
B、,初态为0
C、
D、
2、已知基本RS触发器的、的电压波形，则下列Q、的电压波形正确的是 。
A、
B、
C、
D、
3、基本RS触发器的特性方程，它的约束条件为 。
A、
B、
C、
D、
4、与非门构成的基本RS触发器，在下列 情况下处于“1”态。
A、
B、，初态为0
C、
D、
5、与非门构成的基本RS触发器，当输入时，没有有效的输出信号，所以被定为禁止状态。
18.3 或非门构成的SR锁存器工作原理随堂测验
1、或非门构成的基本RS触发器，在下列 情况处于“0”态。
A、，初态为1
B、
C、
D、
2、下列触发器中，输入信号直接控制输出状态的是 。
A、基本RS触发器
B、同步RS触发器
C、主从JK触发器
D、维持阻塞D触发器
3、或非门构成的基本RS触发器，在下列 情况可直接置位。
A、
B、
C、
D、
4、或非门构成的基本RS触发器的约束条件是。
5、或非门构成的基本RS触发器，输入时，触发器处于 态。
第21讲 时序逻辑电路的特点及描述方法
21.1 时序逻辑电路的特点及分类随堂测验
1、下列属于时序逻辑电路的是 。
A、数据分配器
B、寄存器
C、数据选择器
D、优先编码器
2、如果一个时序逻辑电路无输入信号，其输出仅取决于电路的原态，则此电路为 电路。
A、Mealy型
B、Moore型
C、Mealy型或Moore型
D、不能确定
3、在下列器件中，不属于时序逻辑电路的是 。
A、移位寄存器
B、数据选择器
C、寄存器
D、计数器
4、时序逻辑电路与组合逻辑电路的主要区别是 1、3、4 。
A、时序电路输出与输入之间存在反馈，组合电路则没有
B、时序电路必包含组合电路
C、时序电路具有记忆功能，组合电路则没有
D、时序电路中必含有记忆元件，组合电路则不含记忆元件
5、时序电路中必含有记忆功能的器件。
6、同步时序电路具有统一的时钟CP控制端。
7、时序逻辑电路按照触发器时钟的连接方式不同，可以分为同步时序逻辑电路和（ ）两大类。
21.2 时序逻辑电路的方程描述随堂测验
1、时序逻辑电路如图1所示，则图1所示电路的状态方程正确的是 。
A、
B、
C、
D、以上均不正确
2、时序逻辑电路如图1所示，则图1所示电路的驱动方程正确的是 。
A、
B、
C、
D、
3、时序逻辑电路如图1所示，则图1所示电路的输出方程正确的是 。
A、
B、
C、
D、以上均不正确
4、时序逻辑电路如图1所示，则该时序逻辑电路是 。 图1
A、同步时序逻辑电路
B、异步时序逻辑电路
C、Mealy型电路
D、Moore型电路
5、描述时序逻辑电路有三组方程，指的是 、 、 。
A、驱动方程
B、数理方程
C、状态方程
D、输出方程
21.3 时序逻辑电路的图表描述随堂测验
1、某电路的状态转换表如下所示，则其状态转换图正确的是 。
A、
B、
C、
D、
2、某同步时序电路及信号输入如下图所示，对应于CLK、X波形的Q1、Q0和Z的工作波形正确的是 。（假设电路的初始状态为00）
A
学习通数字电路与逻辑设计_8 相关笔记
数字电路和逻辑设计是计算机科学中非常重要的基础知识，本文将介绍学习通数字电路与逻辑设计_8的相关知识点，主要包括以下内容：
1. 时序逻辑电路
时序逻辑电路是指由组合逻辑电路和存储元件组成的电路，其输出值不仅取决于当前输入值，还取决于之前的输入和输出值。时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路两种。
1.1 同步时序逻辑电路
同步时序逻辑电路是指由时钟信号控制的，其输出在一个时钟周期内只能变化一次。同步时序逻辑电路包含的存储元件为触发器，常见的有D触发器、JK触发器等。
1.2 异步时序逻辑电路
异步时序逻辑电路是指不由时钟信号控制的，其输出变化不受时钟信号的影响。异步时序逻辑电路包含的存储元件为锁存器，常见的有RS锁存器、D锁存器等。
2. 存储器
存储器是指能存储和读取信息的设备，通常由存储单元构成，每个存储单元可以存储1位信息。存储器按照访问方式可以分为随机存储器（RAM）和只读存储器（ROM）。
2.1 随机存储器（RAM）
随机存储器是一种可以随机访问的存储器，可以读取和写入信息。随机存储器按照读写方式可以分为同步随机存储器和异步随机存储器。
2.2 只读存储器（ROM）
只读存储器是一种只能读取信息，不能写入信息的存储器。只读存储器按照存储方式可以分为可编程只读存储器（PROM）、可擦除可编程只读存储器（EPROM）、电可擦除可编程只读存储器（EEPROM）和闪存存储器等。
3. 计数器
计数器是一种能够按照预定规律计数的电路，常见的计数器有二进制计数器和BCD计数器。
3.1 二进制计数器
二进制计数器是一种能够按照二进制规律计数的电路，常见的有同步二进制计数器和异步二进制计数器。
3.2 BCD计数器
BCD计数器是一种能够按照BCD规律计数的电路，常见的有同步BCD计数器和异步BCD计数器。
4. 电路设计
在进行电路设计时，需要先进行需求分析，确定输入和输出的要求，然后进行逻辑设计，确定电路的逻辑功能和结构，最后进行电路实现，包括电路元件的选型和排布。
4.1 确定输入和输出的要求
确定输入和输出的要求是电路设计的第一步，需要考虑输入和输出的类型、数量和范围等因素。
4.2 逻辑设计
逻辑设计是指根据输入和输出的要求，确定电路的逻辑功能和结构，通常使用布尔代数和逻辑图进行描述。
4.3 电路实现
电路实现是指在逻辑设计的基础上，选型并排布电路元件，实现电路的物理结构。
5. 总结
学习通数字电路与逻辑设计_8主要介绍了时序逻辑电路、存储器、计数器和电路设计等相关知识点。这些知识点是数字电路和逻辑设计领域中非常重要的基础知识，对于学习和掌握计算机科学中的其他知识点有着重要的作用。
下述哪项不是急性肾功能衰竭的发病环节
A.具有长短枝的树木有（ ）。
B.在整个条码应用系统中,对数据的加工处理是由()来完成的。
C.道德的评价功能是通过规范社会成员的行为来实现的。
D.下列关于利润的说法中，错误的是（ ）。
随着数据包从高层向低层传送，报文头被______。
A.对使用呼吸机的患者应观察
B.背景层不能转化为常规的图像图层。
C.维果茨基认为，好的教学应当先于发展，引导发展，其实质在于创造。
D.音乐课程目标的三个维度是（ ）
扩展主体视角中的“大我”指的是统揽全局。()
A.“文房四宝”指的是（）。
B.改变系统的要素和改变系统的功能对于系统所产生的影响是相同的。()
C.休克发生时主要表现为神志不清、（ ）、四肢湿冷、脉搏细速、尿量减少等。
D.24、把垂直穿过磁场中某一截面的磁力线条叫做( )。
以下节选的文章段落中，属于文献综述的是
A.确立课程目标要综合考虑( )。
B.宋代地方刻本有山西临汾刻的平水本。
C.颗粒的自由沉降是指颗粒间不发生碰撞或接触等相互影响的情况下的沉降过程。
D.孔子不仅是我国春秋末期有名的思想家,同时还是()。
蒙古族舞蹈的手臂动作有哪些
A.Access中，日期型字段占______个字节。
B.Q235钢材表示钢材屈服强度为235牛每平方米。
C.细胞因子的免疫学功能包括
D.正常菌群的微生态平衡是相对的，不可变的和有条件的。
与其他艺术门类的结合是需要先掌握陶瓷新彩的基本知识再加以创作
A.宋徽宗赵佶所著的关于茶的专论是《()》
B.一般情况下，板书包括（）
C.下列有关装配式梁桥的块件划分原则说法不正确的是（）
D.WINDOWS桌面的基本组成
保护组织可分为表皮组织、周皮、树皮三类。
A.在八脉交会穴中，通冲脉的是
B.真正存储在脑海里的信息，一定是经过处理的，即 的信息。
C.从监理大纲、监理规划和监理实施细则内容的关联性来看，监理规划的作用是（ ）。
D.在Excel中的数据清单，使用意义上等同于一个（）。
下列属于幼儿日常生活词汇的是（）。
A.顺序图的阅读是严格的自上而下（ ）
B.花粉症属于I型超敏反应（ ）
C.创建数据表就是输入记录信息。
D.自我沟通技能的提高也是一个不断()的过程。
建设工程项目决策质量主要取决于( )。
A.新文化运动把反对儒家传统道德作为矛头所向，其根本原因是（ ）。
B.把字句意义上多数表示对事物加以处置
C.社区和旅游发展的关系（ ）
D.下列关于学习的说法，错误的是（ ）
相比于绿茶，为什么红茶在西方更受欢迎
A.要完成“实况解说”型的动态结构，需要注意以下哪方面
B.由于拱效应使土质防渗心墙产生（ ）。
C.在卡方适合度检验时，下列哪种情况我们接受假设（ ）
D.”判断力“是指构成判断的能力,是把普遍的东西包含于特殊的概念之中的能力。( )
（ ）是将声音变换为数字化信息，又将数字化信息变换为声音的设备。
A.下图为杰弗瑞·亨利的《呵护》，下列说法中错误的是：
B.潜标分为全潜式和半潜式两种
C.发酵工程的学习与应用需要上中下游贯通，统筹考虑。
D.下列关于分布式系统的特征的叙述中，错误的是（）。
固体制剂吸收快慢顺序一般是（）。
A.正压带冷一次风机的制粉系统对应的锅炉一般采用三分仓式的空气预热器。
B.如图所示位置的三棱锥，其基本视图可能是( )。
C.respective = "respectable".( )
D.在交往中看任何人都不顺眼，很难与他人友好相处的人，往往属于（ ）心理地位。
科学发展观所说的“协调”发展指的是（ ）。
A.地球没有受到人类影响的是：
B.下列不属于布鲁姆教学目标认知领域的是（ ）
C.在五劳七伤往后瞧动作中，向前迈步时，双手直接从体侧向前平举（ ）
D.辉长岩的常见结构是( )
光电倍增管输出电流与入射到光电倍增管上的光强之间满足
A.电位器除正负引脚外，另一个引脚与（ ）端口链接
B.对句子中的字解释有误的一项
C.企业所得税法将企业所得税纳税人分为（ ）。
D.模块内聚性越高，说明模块的独立性弱。
