中国大学电子技术基础—数字电子技术答案(mooc2023课后作业答案)
59 min read中国大学电子技术基础—数字电子技术答案(mooc2023课后作业答案)
1.2 数制和码制随堂测验
1、大学电技答案答案数字信号的术基特点是（ ）
A、在时间上和幅值上都是础数连续的
B、在时间上是技术离散的，在幅值上是课后连续的
C、在时间上是中国字电作业连续的，在幅值上是大学电技答案答案离散的
D、在时间上和幅值上都是术基不连续的
2、二进制1010.1，础数转换成十进制数是技术多少？
A、9.5
B、课后10.5
C、中国字电作业11.5
D、大学电技答案答案12.5
3、术基十六进制数ABC，转换成二进数是多少？
A、101010111100
B、101010111101
C、101010111111
D、100000001000
4、数字电路中用 1 和 0 分别表示两种状态，二者无大小之分。
5、十进制数25，可用8421BCD码表示为 0010 0101。
1.3 二进制数的算术运算随堂测验
1、十进制数13的原码是（ ）。
A、01101
B、11101
C、11111
D、10001
2、十进制数 -13的反码是（ ）。
A、10010
B、11111
C、11101
D、10011
3、二进制数加法：（1011）2+（1001）2=（ ）2
A、10100
B、10000
C、11111
D、10001
4、二进制数减法：（1011）2-（1001）2=（ ）2
A、1000
B、10
C、11
D、1111
5、二进制数乘法：（1011）2 （10）2=（ ）2
A、1011
B、10111
C、10110
D、11111
6、5.二进制数除法：（1011）2 （10）2=（ ）2
A、101.1
B、111.1
C、1011
D、10110
7、负数的原码，其符号位用 0 表示。
第1章单元测验
1、一位十六进制数可以用（ ）位二进制数来表示。
A、1
B、2
C、4
D、16
2、十进制数25用8421BCD码表示为（ ）
A、10101
B、0010 0101
C、100101
D、10101
3、十进制15的原码是（ ）
A、01111
B、11111
C、010101
D、110011
4、十进制-10的反码是（ ）
A、11010
B、10101
C、11111
D、00000
5、十进制11的补码是（ ）
A、01011
B、11111
C、00000
D、01010
6、以下代码中为无权码的为（ ）
A、8421BCD码
B、5421BCD码
C、余三码
D、格雷码
7、以下代码中为恒权码的为（ ）
A、8421BCD码
B、5421BCD码
C、余三码
D、格雷码
8、在一个8位的存储单元中，能够存储的最大无符号整数是（ ）
A、（256）10
B、（127）10
C、（FF）16
D、（255）10
9、与十进制数（53.5）10等值的数或代码为（ ）
A、(0101 0011.0101)8421BCD
B、(35.8)16
C、(110101.1)2
D、(65.4)8
10、矩形脉冲信号的参数有（ ）
A、周期
B、占空比
C、脉宽
D、扫描期
11、与八进制数(47.3)8等值的数为( )
A、(100111.011)2
B、(27.6)16
C、(27.3 )16
D、(100111.11)2
12、常用的BCD码有( )
A、奇偶校验码
B、格雷码
C、8421码
D、余三码
13、与模拟电路相比，数字电路主要的优点有( )
A、容易设计
B、通用性强
C、保密性好
D、抗干扰能力强
14、方波的占空比为0.5（ ）
15、8421码1011比0001大（ ）
16、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分( )
17、格雷码具有任何相邻码只有一位码元不同的特性（ ）
18、八进制数（16）8比十进制数（16）10小（ ）
19、当传送十进制数5时，在8421奇校验码的校验位上值应为1 （ ）
20、在时间和幅度上都断续变化的信号是数字信号。（ ）
21、十进制数（9）10 比十六进制数（9）16小 （ ）
22、当8421奇校验码在传送十进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误（ ）
23、分析数字电路的主要工具是逻辑代数.
24、数字信号的高电平和低电平，一般常用逻辑 1和 0 表示。
25、（10110010.1011）2=( 262 .45 )8
26、（10110010.1011）2=(262.54)8
27、( 0111 1000)8421BCD =（ 1001110）2
第1章作业
1、
2、
3、
4、
5、
第2章 逻辑代数基础（第1-2周，6课时）
2.2 逻辑代数中的常用运算随堂测验
1、下列逻辑门类型中，可以用（ ）一种类型逻辑门实现另外三种逻辑门的基本运算。
A、与门
B、非门
C、或门
D、与非门
2、在什么情况下，与非运算的结果是逻辑0 （ ）
A、全部输入是0
B、任一个输入是0
C、仅一个输入是0
D、全部输入是1
3、逻辑函数=( )
A、B
B、A
C、
D、
4、逻辑函数和满足关系（ ）
A、
B、
C、
D、
5、下图所示电路，正确的输出逻辑表达式是（ ）
A、
B、1
C、0
D、
2.3 逻辑代数中的基本定律和常用公式随堂测验
1、若已知A+B=A+C,AB=AC,则（ ）
A、B=C=0
B、B=C=1
C、B=C
D、
2、逻辑表达式=( )
A、0
B、1
C、A
D、
3、已知逻辑函数，可以肯定Y=0的是（ ）。
A、A=0，BC=1
B、BC=1，D=1
C、AB=1，CD=0
D、C=1，D=0
4、根据反演规则，的反函数为（ ）。
A、
B、
C、
D、
5、逻辑函数两次求反后可以还原，而逻辑函数的对偶式再作对偶变换也可以还原为它本身。
2.4 逻辑函数及其表示方法随堂测验
1、逻辑函数Y=A+AB+C+ACDEF的最简与或逻辑表达式为（ ）
A、Y=A+C
B、Y=A+B
C、Y=AD
D、Y=AB
2、下列逻辑函数中不相等的是( )
A、
B、
C、
D、
3、已知逻辑函数的真值表如下，其逻辑表达式是（ ）
A、Y=C
B、Y=ABC
C、Y=AB+C
D、
4、逻辑函数表达式的化简结果是唯一的
5、若两个函数具有相同的真值表，则两个逻辑函数必然相等。
2.5 逻辑函数的公式化简法随堂测验
1、逻辑函数的最简与或表达式为（ ）。
A、
B、
C、
D、
2、下列逻辑函数中不相等的是（ ）。
A、
B、
C、
D、
3、逻辑函数表达式的化简结果是唯一的。
4、逻辑函数的化简是为了使逻辑表达式简化而与硬件电路无关。
5、若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。
2.6 逻辑函数的卡诺图化简法随堂测验
1、逻辑函数，其最简与或逻辑表达式为（ ）
A、Y=A+B
B、Y=A+C
C、Y=B+C
D、Y=C
2、函数Y(A,B,C)中，符合逻辑相邻的是 （ ）
A、
B、
C、
D、
3、逻辑函数 Y=AB+C的卡诺图中 ,使Y = 1的方格有 （ ）
A、4个
B、5个
C、6个
D、8个
4、标准与或表达式是由（ ）构成的逻辑表达式。
A、与项相或
B、最小项相或
C、最大项相与
D、或项相与
5、约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1 ，也可当作 0 。
第2章单元测验
1、以下表达式中符合逻辑运算法则的是（ ）
A、
B、1+1=10
C、0<1
D、A+1=1
2、当逻辑函数有n个变量时，共有（ ）个变量取值组合
A、n
B、2n
C、
D、
3、逻辑函数
A、B
B、A
C、
D、
4、A+BC=( )
A、A+B
B、A+C
C、（A+B)（A+C）
D、B+C
5、在何种输入情况下，“与非”运算的结果是逻辑0。
A、全部输入是0
B、任一输入是0
C、仅一输入是0
D、全部输入是1
6、逻辑变量的取值１和０可以表示( )
A、开关的闭合、断开
B、电位的高、低
C、真与假
D、电流的有、无
7、逻辑函数的表示方法中具有唯一性的是( )
A、真值表
B、表达式
C、逻辑图
D、卡诺图
8、
A、
B、
C、
D、
9、求一个逻辑函数F的对偶式，可将F中的（ ）
A、“·”换成“+”，“+”换成“·”
B、原变量换成反变量，反变量换成原变量
C、变量不变
D、常数中“0”换成“1”，“1”换成“0”
E、常数不变
10、在何种输入情况下，“或非”运算的结果是逻辑0（ ）
A、全部输入是0
B、全部输入是1
C、任一输入为0，其他输入为1
D、任一输入为1
11、逻辑变量的取值，１比０大。
12、异或函数与同或函数在逻辑上互为反函数。
13、若两个函数具有相同的真值表，则两个逻辑函数必然相等。
14、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
15、若两个函数具有不同的真值表，则两个逻辑函数必然不相等。
16、若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。
17、逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。
18、逻辑函数已是最简与或表达式。
19、因为逻辑表达式成立，所以成立。
20、对逻辑函数利用代入规则，令A=BC代入，得
第2章作业
1、
2、
3、
4、
5、
第3章 集成逻辑门电路（第3周，6课时）
3.2 基本逻辑门电路随堂测验
1、1.所谓三极管工作在倒置状态，是指三极管( )
A、发射结正偏置，集电结反偏置
B、发射结正偏置，集电结正偏置
C、发射结反偏置，集电结正偏置
D、发射结反偏置，集电结反偏置
2、2. 如图所示二极管（设正向导通压降为0.7V）门电路，输出电压是（ ）
A、5V
B、4. 3V
C、4V
D、4. 7V
3、3. 减少三极管的饱和深度可提高工作速度，为此在下列条件中正确的措施是( )
A、增大IB
B、减小IC
C、减少UBC
D、增大β
4、4. 门电路的平均传输延迟时间是（ ）
A、tpd = tPHL
B、tpd = tPLH
C、tpd= (tPHL + tPLH)/2
D、tpd= (tPHL- tPLH)/2
3.3 TTL集成逻辑门电路随堂测验
1、1.TTL与非门的关门电平是0.8V，开门电平是2V，当其输入低电平为0.4V，输入高电平为3.2V 时，其输入低电平噪声容限为( )。
A、1.2V
B、1.2V
C、0.4V
D、1.5V
2、2.对TTL与非门多余输入端的处理，不能将它们( )。
A、与有用输入端并联
B、接地
C、接高电平
D、悬空
3、3.输出端可直接连在一起实现线与逻辑功能的门电路是( )。
A、与非门
B、或非门
C、三态门
D、OC门
4、4.标准TTL电路的开门电阻RON=3kΩ， 一个3输入端与门的A端接一个电阻R到地，要实现Y=BC，则R的取值应( )。
A、小于700Ω
B、大于3kΩ
C、小于3kΩ
D、可取任意值
5、5. TTL与非门的关门电平为0.8V，开门电平为2V，当其输入低电平为0.4V，输入高电平为3.5V 时，其输入高电平噪声容限为( )。
A、1.1 V
B、1.3V
C、1.2V
D、1.5V
3.4 CMOS集成逻辑门电路随堂测验
1、1. CMOS门电路的多余输入端悬空时，在逻辑上等效于输入高电平。
2、2. CMOS门电路的输入端不允许悬空，是因为其输入阻抗很高，容易引起干扰。
3、3.提高工作频率将增加CMOS非门电路的功耗，这是因为构成非门的两个MOS管同时导通的平均时间随着工作频率的提高而增加。
4、4.由于CMOS门电路的输入电容大，所以它的工作频率较低。
5、5. CMOS门电路在输入矩形脉冲信号作用下，NMOS和PMOS管中总有一个是截止的，因此它的功耗很低。
3.5 TTL电路与CMOS电路的接口随堂测验
1、1.与CT4000系列相对应的国际通用标准型号为( )
A、CT74S肖特基系列
B、CT74LS低功耗肖特基系列
C、CT74L低功耗系列
D、CT74H高速系列
2、2.CMOS数字集成电路与TTL数字集成电路相比突出的优点是（ ）
A、微功耗
B、高速度
C、高抗干扰能力
D、电源范围宽
第3章单元测试
1、三态门输出高阻状态时，（ ）是不正确的说法。
A、用电压表测量指针不动
B、相当于悬空
C、电压不高不低
D、测量电阻指针不动
2、以下电路中常用于总线应用的有（ ）
A、TSL门
B、OC门
C、漏极开路门
D、CMOS与非门
3、要使TTL与非门工作在转折区，可使输入端对地外接电阻RI（ ）
A、＞RON
B、＜ROFF
C、ROFF＜RI＜RON
D、＞ROFF
4、与CT4000系列相对应的国际通用标准型号为（ ）
A、CT74S肖特基系列
B、CT74LS低功耗肖特基系列
C、CT74L低功耗系列
D、CT74H高速系列
5、以下电路中可以实现“线与”功能的有（ ）
A、与非门
B、三态输出门
C、集电极开路门
D、漏极开路门
6、逻辑表达式Y=AB可以用（ ）实现
A、正或门
B、正非门
C、正与门
D、负或门
7、TTL电路在正逻辑系统中，以下各种输入中（ ）相当于输入逻辑“1”。
A、悬空
B、通过电阻2.7kΩ接电源
C、通过电阻2.7kΩ接地
D、通过电阻510Ω接地
8、对于TTL与非门闲置输入端的处理，可以（ ）
A、接电源
B、通过电阻3kΩ接电源
C、接地
D、与有用输入端并联
9、三极管作为开关使用时，要提高开关速度，可（ ）
A、降低饱和深度
B、增加饱和深度
C、采用有源泄放回路
D、采用抗饱和三极管
10、CMOS数字集成电路与TTL数字集成电路相比突出的优点是（ ）
A、微功耗
B、高速度
C、高抗干扰能力
D、电源范围宽
11、TTL与非门的多余输入端可以接固定高电平。
12、当TTL与非门的输入端悬空时相当于输入为逻辑1。
13、普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。
14、两输入端四与非门器件74LS00与7400的逻辑功能完全相同。
15、CMOS或非门与TTL或非门的逻辑功能完全相同。
16、三态门的三种状态分别为：高电平、低电平、不高不低的电压。
17、TTL集电极开路门输出为１时由外接电源和电阻提供输出电流。
18、一般TTL门电路的输出端可以直接相连，实现线与。
19、CMOS OD门（漏极开路门）的输出端可以直接相连，实现线与。
20、TTL OC门（集电极开路门）的输出端可以直接相连，实现线与。
第3章作业
1、
2、
3、
4、
5、
第4章 组合逻辑电路（第4-5周，8课时）
4.2 组合电路的分析与设计随堂测验
1、1. 在下列逻辑电路中，不是组合逻辑电路的有（ ）
A、译码器
B、编码器
C、全加器
D、寄存器
2、2.组合逻辑电路（ ）
A、有记忆功能
B、无记忆功能
C、有时有，有时没有
D、要根据电路确定
3、3.表示逻辑函数的逻辑表达式与真值表是等价的( )
4、4.分析组合逻辑电路一般要列出真值表( )
4.3 加法器随堂测验
1、1. 串行加法器的进位信号采用（ ）传递，并行加法器的进位信号采用（ ）传递
A、超前，逐位
B、逐位，超前
C、逐位，逐位
D、超前，超前
2、2. 半加器与全加器的主要区别是是否考虑来自低位的进位（ ）
3、3. 四个全加器可以组成一个串行进位的四位数加法器（ ）
4.4 编码器随堂测验
1、1. 要用n 位二进制数为N 个对象编码，必须满足（ ）。
A、
B、
C、
D、
2、2. 优先编码器的编码（ ）
A、是唯一的
B、不是唯一的
C、有时唯一，有时不唯一
D、A、B、C都不对
3、3. 非优先编码器的输入请求编码的信号之间是互相排斥的（ ）
4、4. 优先编码器的输入请求编码的信号级别一般是下标号大的优先级别高（ ）
4.5 译码器和数据分配器随堂测验
1、1. 用输出低电平有效的三线—八线译码器（74LS138）和逻辑门实现某一逻辑函数（ ）
A、一定用与非门
B、不一定用与非门
C、一定用非门
D、一定用或门
2、2. 要使三线—八线译码器74LS138能正常工作时，其使能端STA，STB，STC的电平信号应是（ ）。
A、100
B、111
C、000
D、011
3、3. 没有专门的数据分配器，一般是用译码器来实现数据分配的（ ）
4、4. 四线—十线译码器的地址输入代码一定有六组伪码 ( )
4.6 数据选择器随堂测验
1、1. 要实现多输入、单输出逻辑函数，最好选用 （ ）。
A、数据选择器
B、数据分配器
C、译码器
D、编码器
2、2. 一片8选1数据选择器可以实现二输入逻辑函数( )
3、3. 只用两片4选1数据选择器可以构成一个8选1数据选择器( )
4.7 数值比较器随堂测验
1、1. 四位比较器（74LS85）的三个输出信号A>B，A=B，A<B中，只有一个是有效信号时，它呈现（ ）。
A、高电平
B、低电平
C、高阻
D、任意电平
2、2. 采用四位比较器（74LS85）对两个四位数比较时，最后比较的是（ ）。
A、最高位
B、最低位
C、次高位
D、次低位
3、3. 一个四位数比较器进行数值比较时，只有四位数全部比较完才能产生比较结果（ ）
4.8 组合逻辑电路中的竞争冒险随堂测验
1、1. 要消除竞争—冒险，下列说法中错误的是（ ）。
A、修改逻辑设计
B、引入封锁脉冲
C、加滤波电容
D、以上都不对
2、2. 已知，左式和右式的两个逻辑图分别是X和Y，产生竞争—冒险的是（ ）。
A、X
B、Y
C、X和Y
D、都不是
3、3. 竞争冒险现象是可以消除的（ ）
第4章单元测试
1、2.若在编码器中有50个编码对象，则要求输出二进制代码位数为（ ）位。
A、5
B、6
C、10
D、50
2、3.一个16选1的数据选择器，其地址输入（选择控制输入）端有（ ）个
A、1
B、2
C、4
D、16
3、4.下列各函数等式中无冒险现象的函数式有（ ）
A、
B、
C、
D、
E、
4、6.四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y=（ ）
A、
B、
C、
D、
5、7.一个8选1数据选择器的数据输入端有（ ）个
A、1
B、2
C、3
D、4
E、8
6、8.在下列逻辑电路中，不是组合逻辑电路的有（ ）
A、译码器
B、编码器
C、全加器
D、寄存器
7、9.八路数据分配器，其地址输入端有（ ）个
A、1
B、2
C、3
D、4
E、8
8、11.101键盘的编码器输出（ ）位二进制代码
A、2
B、6
C、7
D、8
9、14.（ ）
A、D0=D2=0，D1=D3=1
B、D0=D2=1，D1=D3=0
C、D0=D1=0，D2=D3=1
D、D0=D1=1，D2=D3=0
10、1. 下列表达式中不存在竞争冒险的有（ ）
A、
B、
C、
D、
11、5.
A、B=C=1
B、B=C=0
C、A=1，C=0
D、A=0，B=0
12、10.组合逻辑电路消除竞争冒险的方法有（ ）
A、修改逻辑设计
B、在输出端接入滤波电容
C、后级加缓冲电路
D、屏蔽输入信号的尖峰干扰
13、12.用三线-八线译码器74LS138实现原码输出的8路数据分配器，应（ ）
A、
B、
C、
D、
14、13.以下电路中，加以适当辅助门电路，（ ）适于实现单输出组合逻辑电路。
A、二进制译码器
B、数据选择器
C、数值比较器
D、七段显示译码器
15、15.用三线-八线译码器74LS138和辅助门电路实现逻辑函数，应（ ）
A、
B、
C、
D、
16、1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
17、2.编码与译码是互逆的过程。
18、3. 二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。
19、4. 液晶显示器的优点是功耗极小、工作电压低。
20、5. 液晶显示器可以在完全黑暗的工作环境中使用。
21、6. 半导体数码显示器的工作电流大，约10mA左右，因此，需要考虑电流驱动能力问题。
22、7. 共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
23、8.数据选择器和数据分配器的功能正好相反，互为逆过程。
24、9. 用数据选择器可实现时序逻辑电路。
25、10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
第4章作业
1、
2、
3、
4、
5、
第5章 集成触发器（第6周，6课时）
5.2 基本RS触发器随堂测验
1、1. 基本RS触发器有0或1两种状态。当`RD=0、`SD=1时,无论触发器初态如何,触发器( )。 ?
A、置1
B、置0
C、保持不变
D、状态不定
2、2. 由与非门组成的基本RS触发器的置“1”端和置“0”端在使用时，哪种输入是不允许的？( )
A、1，1
B、1，0
C、0，1
D、0，0
3、3. 由或非门组成的基本RS触发器的约束条件为( )
A、RD+`SD=1
B、RD`SD=1
C、RDSD=0
D、RD+SD=0
4、4.由与非门构成的RS触发器,要使Qn+1=0,则输入信号应为( )
A、SD=RD=1
B、SD=RD=0
C、SD=1,RD=0
D、SD=0,RD=1
5、5.下图为四R-S锁存器CC4044逻辑电路，当`R=1，`S=0,EN=1时Qn+1=( ) ?
A、0
B、1
C、Qn
D、不定
5.3 同步触发器随堂测验
1、1.与基本RS触发器相比较，同步RS触发器有什么特点？( )
A、对电路翻转时刻的控制
B、在时钟为低电平时，同步RS触发器的功能等同于基本RS触发器。
C、不遵循RS触发器公式
D、基本不变
2、2. 同步RS触发器特性方程只有在CP( )期间有效
A、低电平
B、高电平
C、上升沿
D、下降沿
3、3. 同步D触发器CP端由1变为0后，触发器( )
A、置1
B、置0
C、保持不变
D、同D状态
4、4. 若JK触发器的J=1，K=1时，若Q=1，当触发脉冲完成后（即CP=0），Q的状态为( )
A、与K一致
B、置0
C、置1
D、不定
5、5. 对于同步触发器，下列说法正确的是( )?
A、在没有同步脉冲输入时，触发器状态可能发生改变。
B、对于同步JK触发器来说，当J=K=0时，触发器具有翻转功能。
C、由于同步触发器的翻转现象，所以只能用于数据所存。
D、同步RS触发器、同步D触发器、同步JK触发器都具有两个输入端。
5.4 边沿触发器和触发器应用随堂测验
1、1. 对于边沿JK触发器，当J=0，K=0时，触发器的次态为( )
A、Qn+1=0
B、Qn+1=1
C、Qn+1=Q
D、Qn+1状态不定
2、2. 对于维持阻塞型D触发器，欲使Qn+1=Qn，应使输入D=( )
A、0
B、1
C、?
D、?
3、3. 下图所示由两个维持阻塞型D触发器组成的电路，设Q1Q2初始状态为00，已知CP脉冲信号，则Q2波形是( )
A、图(a)
B、图(b)
C、图(c)
D、图(d)
4、4. 边沿JK触发器和维持阻塞型D触发器是由( )触发的。
A、JK上升沿D下降沿
B、JK下降沿D上升沿
C、同为上升沿
D、同为下降沿
5、5. 对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=( )
A、0或
B、1或
C、0或
D、1或
第5章单元测试
1、一个触发器有___个稳态,它可记录___位二进制码，存储8位二进制信息需要___个触发器。（ ）
A、2 1 8
B、2 2 8
C、2 1 4
D、3 2 8
2、JK触发器在CP脉冲作用下，欲使 Qn+1 =Qn , 则对输入信号描述不正确的是（ ）。
A、J=K=1
B、J=K=0
C、J=1，K=0
D、J=0，K=1
3、对于JK触发器，若J=K，则可完成（ ）触发器的逻辑功能。
A、RS
B、D
C、T
D、T’
4、为实现将JK触发器转换为D触发器,应使（ ）。
A、J=D,K=`D
B、K=D,J=`D
C、J=K=D
D、J=K=`D
5、同步JK触发器，边沿JK触发器，主从JK触发器的逻辑功能（ ）。
A、都不相同
B、完全相同
C、部分相同
D、没有关系
6、要将维持阻塞D触发器CT74LS74输出Q置为低电平0，则输入为（ ）。
A、D=0，`RD=1，`SD=1，输入CP负跃变
B、D=1，`RD=1，`SD=1，输入CP正跃变
C、D=1，`RD=1，`SD=0，输入CP正跃变
D、D=1，`RD=0，`SD=1，输入CP正跃变
7、如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为（ ）。
A、500KHZ
B、200KHZ
C、100KHZ
D、50KHZ
8、下降沿触发的边沿JK触发器在时钟脉冲CP下降沿到来前J=1，K=0，而在CP下降沿到来后变为J=.,K=1，则触发器状态为( )
A、0状态
B、1状态
C、状态不变
D、状态不确定
9、如图所示,D触发器是正边沿触发器，电路次态输出Qn+1=( )
A、Qn+1=K⊕Qn
B、Qn+1=K⊙Qn
C、Qn+1=K+Qn
D、Qn+1=KQn
10、D触发器的特性方程是（ ）？
A、Qn+1 =Qn
B、Qn+1 =D
C、Qn+1 =D+Qn
D、Qn+1=1+Qn
11、对于D触发器，欲使Qn+1=Qn，应使输入D=（ ）。
A、0
B、1
C、Q
D、Q+1
12、JK触发器通过必要的连接，能完成D触发器和T触发器的功能吗？
A、能完成D触发器和T触发器。
B、不能完成D触发器和T触发器。
C、能完成D触发器，不能完成T触发器。
D、不能完成D触发器，能完成T触发器。
13、对于JK触发器，设输入J=1，K=0，在CP脉冲的作用后，触发器的次态应为（ ）。
A、1
B、0
C、Q
D、
14、JK触发器在CP脉冲作用下，欲使 Qn+1 = , 则对输入信号描述不正确的是( )。
A、J=K=1
B、J=K=Q
C、J= K=Q
D、J= K=1
15、由与非门构成的基本RS触发器的输入端为R、S，则其约束条件为（ ）。
A、RS=0
B、R+S=1
C、RS=1
D、R+S=0
16、存在约束条件的触发器是（ ）。
A、D锁存器
B、基本RS触发器
C、JK触发器
D、D触发器
17、JK触发器可全由（ ）组成。
A、与门
B、非门
C、或门
D、与非门
18、正边沿D触发器，D为在时钟脉冲CP正边沿到来前1，而CP正边沿后D变为0，则CP正边沿后Q为（ ）。
A、1
B、0
C、不确定
D、原状态
19、下列触发器中，克服了空翻现象的有（ ）。
A、边沿D触发器
B、同步RS触发器
C、同步JK触发器
D、主从JK触发器
20、对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T= （ ）。
A、1
B、0
C、Q
D、
第5章作业
1、［题 5.1］由与非门组成的基本RS触发器中输入图 P5.1所示和的电压波形，试画出输出 Q和的电压波形。设触发器的初始状态为Q＝0。 图 P5.1
2、［题 5.2］ 在图 P5.2（ａ）所示电路中，输入图 P5.2（ｂ）所示的电压波形,试画出输出Q和的电压波形。设触发器的初始状态为Q＝0。 图Ｐ５．３
3、［题 5.3］ 在图 P5.3（a）所示电路中输入图图 P5.3（b）所示CP、A、B的电压波形，试写出它的特性方程，并画出输出Q的电压波形。设触发器的初始状态为Q＝0。 图 P5.3
4、［题 5.4］ 电路如图 P5.4（ａ）所示，试根据图 P5.4（ｂ）所示CP、和D输入的电压波形画出输出 Q０、Q１的电压波形。设触发器的初始状态为Q１＝Q０＝0、＝1。 图 P5.4 ?
第6章 时序逻辑电路（第7-8周，8课时）
6.2 时序逻辑电路分析随堂测验
1、1. 分析下图时序电路的逻辑功能，判断电路的输出方程为( )
A、
B、
C、
D、
2、2. 试分析下图时序电路的逻辑功能与电路的状态方程，则电路状态方程为( )
A、
B、
C、
D、
3、3. 莫尔型时序逻辑电路的输出是( )
A、只与输入有关
B、只与电路当前状态有关
C、与输入和电路当前状态都有关
D、与输入和电路当前状态都有关
4、4. 米里型时序逻辑电路的输出是( )
A、只与输入有关
B、只与电路当前状态有关
C、与输入和电路当前状态都有关
D、与输入和电路当前状态都有关
5、5. 电路如下图所示，实现的电路是( )
A、
B、
C、
D、
6.3 寄存器和移位寄存器随堂测验
1、1. 4位移位寄存器，现态为1100，经左移1位后其次态为( )
A、0011或1011
B、1000或1001
C、1011或1110
D、0011或1111
2、2. 下列功能的触发器中，不能构成移位寄存器的是( )
A、SR触发器
B、JK触发器
C、D触发器
D、T和T’触发器
3、3. 一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHZ，经过( )可转换为4位并行数据输出。
A、8ms
B、4ms
C、8ms
D、4ms
4、4. 如下图电路为某寄存器的一位，该寄存器为( )
A、单拍接收数码寄存器
B、双拍接收数码寄存器
C、单向移位寄存器
D、双向移位寄存器
5、5. 试分析下图电路实现的功能( )
A、左移位寄存器
B、双向移位寄存器
C、右移位寄存器
D、计数器
6.4 计数器随堂测验
1、1. 用n只触发器组成的计数器，其最大计数模为( )
A、n
B、2n
C、?
D、
2、2. 一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为( )
A、01011
B、01100
C、01010
D、00111
3、3. 下图为某时序逻辑电路的时序图，由此可以判定该时序电路具有的功能是( )
A、十进制计数器
B、九进制计数器
C、四进制计数器
D、八进制计数器
4、4. 分析下图所示的电路构成几进制计数器( )
A、三进制
B、四进制
C、六进制
D、八进制
5、5. 试分析下图所示计数器的功能( )
A、十三进制同步清零计数器
B、十三进制异步清零计数器
C、十进制同步清零计数器
D、十进制异步清零计数器
6.5 同步时序逻辑电路设计随堂测验
1、1. 分析下图所示的时序逻辑电路，分析其功能( )
A、异步六进制加法计数器
B、异步五进制加法计数器
C、同步六进制加法计数器
D、同步六进制加法计数器
2、2. 分析下图的计数器为几进制( )
A、五进制
B、六进制
C、七进制
D、八进制
3、3. 试分析下图由74LS61构成的计数器电路的分频比(即Y与CP的频率之比) ( )
A、1：63
B、1：72
C、1：7
D、1：9
4、4. 下图为用三片74LS160构成的计数器，试分析其为几进制( )
A、三百五十五进制
B、三百五十八进制
C、三百六十五进制
D、三百六十八进制
5、5. 使用74LS194组成的电路图如下所示，试判断下图构成什么功能（ ）
A、8位同步计数器
B、8位异步计数器
C、8位单向移位寄存器
D、8位双向移位寄存器
第6章单元测试
1、下列逻辑电路不具有记忆功能的是( )
A、译码器
B、RS触发器
C、寄存器
D、计数器
2、数码寄存器采用的输入输出方式为( )
A、并行输入、并行输出
B、串行输入、串行输出
C、并行输入、串行输出
D、串行输入、并行输出
3、时序逻辑电路按状态转换情况可分为___时序电路和___时序电路两大类。( )
A、同步 异步
B、异步 串行
C、串行 并行
D、同步 并行
4、试分析下图电路的逻辑功能，判断计数器的类型为( )
A、同步三进制加法计数器
B、同步三进制减法计数器
C、同步二进制加法计数器
D、同步二进制减法计数器
5、下列不属于时序逻辑电路的是( )
A、数码寄存器
B、编码器
C、触发器
D、可逆计数器
6、在下图电路作用下，数码寄存器的原始状态=1001，而输入数码=0110时，在CP的作用下，状态将变为( )。
A、1010
B、1011
C、0110
D、0111
7、下图的计数器在M=1时为___计数器，在M=0时为___计数器。( )
A、四进制 八进制
B、四进制 六进制
C、六进制 八进制
D、六进制 十进制
8、试分析下图的计数器为( )计数器
A、二十五进制
B、三十八进制
C、五十三进制
D、八十三进制
9、电路如下图所示，74LS191具有异步置数的逻辑功能的加减计数器。已知电路的当前状态为1100， 请问在时钟作用下，电路的下一状态为( )。
A、1100
B、1011
C、1101
D、0000
10、下图所示移位寄存器的初始状态为111，试分析三个脉冲过后的状态 ( )
A、011
B、001
C、000
D、111
11、时序逻辑电路特点中，下列叙述正确的是（ ）
A、电路任意时刻的输出只与当时输入有关
B、电路任意时刻的输出只与电路原来的状态有关
C、电路任意时刻的输出与输入信号和电路原来的状态均有关
D、电路任意时刻的输出与输入信号和电路原来的状态均无关
12、具有记忆功能的逻辑电路是（ ）
A、加法器
B、显示器
C、译码器
D、计数器
13、同步时序电路与异步时序电路比较，其差异在于后者（ ）
A、没有触发器
B、没有统一的时钟脉冲控制
C、没有稳定状态
D、输出只与内部状态有关
14、数字电路根据逻辑功能的不同特点,可以分成两大类（ ）。
A、时序逻辑电路和组合逻辑电路
B、数字逻辑电路和组合逻辑电路
C、数字逻辑电路和脉冲逻辑电路
D、时序逻辑电路和脉冲逻辑电路
15、时序逻辑电路的一般结构由组合逻辑电路与（ ）组成。
A、全加器
B、存储电路
C、译码器
D、选择器
16、时序逻辑电路在结构上（ ）。
A、必须有组合逻辑电路
B、必须有存储电路
C、必有存储电路和组合逻辑电路
D、以上均正确
17、若构成一个十二进制计数器，所用触发器至少（ ）。
A、12个
B、3个
C、4个
D、6个
18、由4位二进制计数器74LS161构成的任意进制计数器电路如图所示，计数时的最小状态是（ ）。 ?
A、0000
B、1111
C、0110
D、0001
19、下列图示逻辑电路中为一位二进制计数器的是：（ ）。
A、
B、
C、
D、
20、异步计数器如图所示，若触发器当前状态Q3Q2Q1为011，则在时钟作用下，计数器的一个状态为（ ）。
A、100 B. C. D.
B、110
C、010
D、000
第6章作业
1、试分析图 P6.1所示电路为几进制计数器。写出它的输出方程 、驱动方程、状态方程，列出状态转换真值表，并画出时序图。 图 P6.1
2、试分析图 P6.2所示电路的逻辑功能 。写出输出方程、驱动方程、状态方程，列出状态转换真值表，画出状态转换图。图题6.2 图 P6.2?
3、试用边沿JK触发器设计一个同步五进制加法计数器 ，并检查能否自启动。
4、利用__________可以把集成计数器设计成初态不为零的计数器。
5、集成计数器的级联方式有_________和_________两种方式。
6、时序电路的输出不仅与电路的__________有关，还与电路的__________有关。
7、用同步置数法设计基于74LS161的十一进制计数器。 74LS161功能表
8、试用 CT74LS194和门电路构成一个低电平顺序脉冲发生器。
9、试用边沿 D 触发器设计一个同步十进制计数器。
10、设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下按表6.10规定的顺序转换状态。表中的1表示“亮”，0表示“灭”。要求电路能自启动，并尽可能采用中规模集成电路芯片。
第7章 脉冲产生与整形电路（第9周，4课时）
7.2 555定时器的电路结构及其逻辑功能随堂测验
1、在数字系统中，如何获取脉冲波形（ ）
A、利用多谐振荡器直接产生
B、利用计数器产生
C、利用RS触发器产生
D、利用逻辑门电路
2、2. 在脉冲波形参数中，脉冲宽度为，周期为T，占空比q如何定义（ ）
A、?
B、
C、
D、
3、3. 将变化缓慢或快速变化的非矩形脉冲变换成上升沿和下降沿都很陡峭的矩形脉冲利用的电路单元是（ ）
A、施密特触发器
B、单稳态触发器
C、多谐振荡器
D、晶体振荡器
4、4. 在脉冲波形参数中脉冲幅度为 ，脉冲宽度 如何定义（ ）
A、脉冲上升沿0.7到脉冲下降沿0.7
B、脉冲上升沿0.5到脉冲下降沿0.5
C、脉冲上升沿0.7到脉冲下降沿0.5
D、脉冲上升沿0.5到脉冲下降沿0.7?
5、5. 555定时器处于截止状态时 、TH 与 的关系是（ ）
A、= 、 =
B、> 、 >
C、< 、 <
D、< 、 >
7.3 施密特触发器随堂测验
1、施密特触发器输出波形的宽度取决于（ ）
A、输入信号幅度的大小
B、输出信号幅度的大小
C、电路延迟时间
D、工作频率
2、2. 用555定时器构成的施密特触发器，下列说法正确的是( )
A、有一个稳态
B、有两个稳态
C、无稳态
D、有多个稳态
3、3. 由555定时器构成的施密特触发器,在电源电压VCC= 12V、无外加控制电压VCO时,回差电压ΔUT等于( )
A、12V
B、8V
C、4V
D、6V
4、4. 下列对于集成施密特触发器的特点描述正确的是（ ）
A、TTL集成施密特触发器可将变化缓慢的信号变换成上升沿和下降沿都很陡直的脉冲信号
B、TTL集成施密特触发器的抗干扰能力不强
C、CMOS集成施密特触发器在电源电压一定时，触发器阈值电压稳定，其值不会随变化
D、CMOS集成施密特触发器输入阻抗低，功耗高
5、5. 集成单稳态触发器输出脉冲的宽度约为（ ）
A、0.7RC
B、RC
C、1.1RC
D、2RC
6、5. 施密特触发器主要有哪些用途？（ ）
A、脉冲波形变换
B、脉冲整形
C、脉冲幅度鉴别
D、脉冲展宽
7.4 单稳态触发器随堂测验
1、单稳态触发器正常工作时输出脉冲的宽度取决于（ ）
A、触发脉冲的宽度
B、触发脉冲的幅度
C、电源电压的数值
D、电路本身的电阻、电容值
2、2. 门电路组成的单稳态触发器输出脉冲宽度为1us，恢复时间为4us，则其最高工作频率为（ ）
A、
B、
C、
D、
3、3. 为使TTL与非门电路组成的单稳态触发器正常工作，定时电阻R的取值应（ ）
A、大于0.7Ω
B、小于0.7Ω
C、大于2kΩ
D、小于2kΩ
4、4. 若增加集成单稳态触发器输出脉冲的宽度，则（ ）
A、增加触发脉冲的时间间隔
B、增加电源电压的数值
C、增加外接电阻或电容值
D、减小外接电阻或电容值
5、5. 集成单稳态触发器输出脉冲的宽度约为（ ）
A、0.7RC
B、RC
C、1.1RC
D、2RC
7.5 多谐振荡器随堂测验
1、多谐振荡器主要用来产生（ ）信号
A、正弦波
B、矩形波
C、三角波
D、锯齿波
2、2. 石英晶体多谐振荡器的输出脉冲频率取决于（ ）
A、晶体的固有频率
B、晶体的固有频率和 RC 参数值
C、RC 参数大小
D、组成振荡器的门电路的平均传输时间
3、3. 下列说法正确的是（ ）
A、多谐振荡器有两个稳态
B、多谐振荡器有一个稳态和一个暂稳态
C、多谐振荡器有两个暂稳态
D、以上说法都不正确
4、4. n（大于1的奇数）个反相器首尾相连构成环型多谐振荡器，其振荡周期为 （ ）
A、2n tpd
B、6n tpd
C、4n tpd
D、3n tpd
5、5. 欲获得频率稳定度高的脉冲信号，应采用（ ）
A、单稳态电路
B、集成555
C、对称多谐振荡器
D、石英晶体振荡器
第7章单元测试
1、用石英晶体多谐振荡器代替对称多谐振荡器中的一个电容，另一个电容之值应（ ）。
A、加大
B、减小
C、不变
D、也换成石英晶体谐振器
2、以下哪一种电路无法用555构成（ ）。
A、脉冲产生电路
B、脉冲整形电路
C、脉冲定时电路
D、晶体振荡电路
3、555定时器中不含有哪一个部分（ ）。
A、RS触发器
B、电压比较器
C、三极管
D、二极管
4、在下面的555定时器逻辑图中，的作用是什么（ ）。?
A、直接置0端
B、直接置1端
C、信号输入端
D、信号输出端
5、对555定时器功能叙述中，正确的是（ ）。
A、= 1 、 = 、 = ：电路保持不变
B、= 1 、 > 、 < ：电路保持不变
C、= 1 、 < 、 > ：电路保持不变
D、= 1 、 < 、 < ：电路保持不变
6、下列说法是正确的是（ ）。
A、施密特触发器的回差电压
B、施密特触发器的回差电压越大，电路的抗干扰能力越弱
C、施密特触发器的回差电压越小，电路的抗干扰能力越强
D、以上说法都不正确
7、施密特触发器的特点是（ ）。
A、具有记忆功能
B、有两个可以自行保持的稳定状态
C、具有负反馈作用
D、上升和下降过程的阈值电压不同
8、下列不是施密特触发器应用的是（ ）。
A、脉冲波形变换
B、脉冲整形
C、脉冲幅度鉴别
D、脉冲展宽
9、在集成单稳态触发器中，如要求电路在进入暂稳态期间可再次被触发时，应选用（ ）。
A、555定时器组成的单稳态触发器
B、集成单稳态触发器CT74121
C、集成单稳态触发器CT74HC123
D、改变单稳态触发器的R和C值
10、要把不规则的矩形波变换为幅度与宽度都相同的矩形波，应选择( )电路。
A、多谐振荡器
B、基本RS触发器
C、单稳态触发器
D、施密特触发器
11、用555定时器构成的施密特触发器，若电源电压为6V，控制端不外接固定电压，则其上限阈值电压、下限阈值电压和回差电压分别为 ( )。
A、2V , 4V , 2V
B、4V , 2V , 2V
C、4V ，2V , 4V
D、6V , 4V , 2V
12、如图所示由555定时器组成的电路是 ( )。 ?
A、多谐振荡器
B、施密特触发器
C、单稳态电路
D、双稳态电路
13、能把缓慢变化的输入信号转换成矩形波的电路是 ( )。
A、单稳态触发器
B、多谐振荡器
C、施密特触发器
D、边沿触发器
14、如图所示电路是 ( ) 电路。
A、多谐振荡器
B、双稳态触发器
C、单稳态触发器
D、施密特触发器
15、单稳态触发器可用来( )。
A、产生矩形波
B、产生延时作用
C、存储信号
D、把缓慢信号变成矩形波
16、要得到频率稳定度高的矩形波，应选择( )电路。
A、RC振荡器
B、石英晶体振荡器
C、单稳态触发器
D、施密特触发器
17、已知由2l级非门构成的环形振荡器的振荡周期为0.252 us，这些非门的平均传输 延迟时间为( )。
A、6 ns
B、12 ns
C、21 ns
D、20 ns
18、如图所示由555定时器组成的电路是 ( ) 。
A、施密特触发器
B、单稳态触发器
C、双稳态触发器
D、多谐振荡器
19、多谐振荡器的电路结构可归纳为___和___两部分。( )
A、正反馈的延时环节
B、单稳态触发器
C、施密特触发器
D、开关器件
20、下列哪些不是石英晶体多谐振荡器的主要优点( )。
A、电路简单
B、频率稳定度高
C、振荡频率高
D、振荡频率低
第7章作业
1、［题 7.1］ 图 P7.1（ａ）所示为反相输出的施密特触发器 ，图（ｂ）为其输入电压波形 ，试对应画出输出的波形。如为同相输出的施密特触发器 ，则输出的电压波形又如何？?
2、［题 7.2］ 图 P7.2（ａ）所示为用５５５定时器设计的单稳态触发器 ，图（ｂ）所示为输入电压波形。试求：
3、［题 7.3］图 P7.3所示为由集成单稳态触发器CT74121组成的延时电路。试： （１）计算输出脉冲宽度的调节范围； （２）说明电阻 R 的作用。
4、［题 7.4］将NE555集成定时器的UI1(TH) 端和UI2 (TR) 端连接起来即可构成________。
5、［题 7.5］施密特触发器有_______个稳定状态，多谐振荡器有_______个稳定状态。
6、［题 7.6］单稳态触发器的状态具有一个_______和一个________。
第8章 数模和模数转换器（第9周，4课时）
8.2 D/A转换器随堂测验
1、1. 设D/A转换器的输出电压为0~5V，则12位D/A转换器的分辨率为( )。
A、1.02mV
B、1.20mV
C、1.22mV
D、1.26mV
2、2. R-2R倒T形电阻网络D/A转换器中的阻值为( )
A、分散值
B、R和2R
C、2R和3R
D、R和0.5R
3、3. D/A转换器中的运算放大器的输入和输出信号为( )
A、二进制代码和电流
B、二进制代码和电压
C、模拟电压和电流
D、电流和模拟电压
4、4. 四位权电阻DAC和四位R—2R倒T型DAC在参数一样的条件下最大输出电压( )。
A、一样大
B、前者大于后者
C、后者大于前者
D、不确定
5、5. 一个n 位的R-2R 倒T 型D/A 转换器的分辨率是( )。
A、
B、
C、
D、
8.3 A/D转换器随堂测验
1、1. 下列A/D转换器类型中，相同转换位数转换速度最高的是( )。
A、并联比较型
B、逐次逼近型
C、双积分型
D、不能确定
2、2. 双积分型A/D转换器输出的数字量与输入模拟量的关系为( )
A、正比
B、反比
C、平方
D、无关
3、3. 根据取样定理，取样脉冲的频率为( )
A、小于模拟信号频谱最高频率的一半
B、大于模拟信号频谱最高频率的两倍
C、小于模拟信号频谱最低频率的一半
D、大于模拟信号频谱最低频率的两倍
4、4. 不适合对高频信号进行A/D转换的是( )。
A、并联比较型
B、逐次逼近型
C、双积分型
D、不能确定
5、5. 一个十位A/D转换器，其分辨率是( )。
A、
B、
C、
D、
第8章单元测试
1、若某ADC取量化单位，并规定对于输入电压，在0≤＜时，认为输入的模拟电压为0V，输出的二进制数为000，则≤＜时，输出的二进制数为( )。
A、001
B、101
C、110
D、111
2、将输入的数字量转换成与之成正比的模拟量输出的电路是( )
A、ROM
B、RAM
C、D/A转换器
D、A/D转化器
3、四位DAC和八位DAC的输出最小电压一样大，那么他们的最大输出电压( )。
A、一样大
B、前者大于后者
C、后者大于前者
D、不确定
4、选一个中等速度，价格低廉的A/D转换器，下面符合条件的是( )。
A、逐次逼近型
B、双积分型
C、并联比较型
D、不能确定
5、四位权电阻DAC和四位R—2R倒T型DAC在参数一样的条件下最大输出电压( )。
A、一样大
B、前者大于后者
C、后者大于前者
D、不确定
6、n位权电阻D/A 转换器需要___种不同阻值的电阻，n位R—2R倒T型D/A转换器需要___种不同阻值的电阻。（ ） A. n 2 B. n 3 C. n-1 2 D. n-1 3
A、n 2
B、n 3
C、n-1 2
D、n-1 3
7、并联比较型A/D转换器不可缺少的组成部分是( )。
A、计数器
B、D/A转换器
C、编码器
D、积分器
8、R-2R倒T形电阻网络D/A转换器中的阻值为（ ）。
A、分散值
B、R和2R
C、2R和3R
D、R和R
9、双积分型A/D转换器输出的数字量与输入模拟量的关系为（ ）。
A、正比
B、反比
C、平方
D、无关
10、根据取样定理，取样脉冲的频率为（ ）。
A、小于模拟信号频谱最高频率的一半
B、大于模拟信号频谱最高频率的两倍
C、小于模拟信号频谱最低频率的一半
D、大于模拟信号频谱最低频率的两倍
11、想选一个中等速度，价格低廉的A/D转换器，下面符合条件的是（ ）。
A、逐次逼近型
B、双积分型
C、并联比较型
D、不能确定
12、抑制电网工频干扰能力强的A/D转换器是（ ）。
A、逐次逼近型
B、双积分型
C、并联比较型
D、不能确定
13、不适合对高频信号进行A/D转换的是（ ）。
A、并联比较型
B、逐次逼近型
C、双积分型
D、不能确定
14、四位DAC和八位DAC的输出最小电压一样大，那么他们的最大输出电压（ ）。
A、一样大
B、前者大于后者
C、后者大于前者
D、不确定
15、四位权电阻DAC和四位R—2R倒T型DAC在参数一样的条件下最大输出电压（ ）。
A、一样大
B、前者大于后者
C、后者大于前者
D、不确定
16、四位权电阻DAC?和四位R—2R倒T型DAC在参数一样的条件下分辨率（ ）。
A、一样
B、前者高于后者
C、后者高于前者
D、不确定
17、下列A/D转换器类型中，相同转换位数转换速度最高的是（ ）。
A、并联比较型
B、逐次逼近型
C、双积分型
D、不能确定
18、对于D/A转换器，其转换位数越多，转换精度会（ ）。
A、越高
B、越低
C、不变
D、不确定
19、D/A转换器中的运算放大器输入和输出信号为（ ）。
A、二进制代码和电流
B、二进制代码和电压
C、模拟电压和电流
D、电流和模拟电压
20、下列哪项不是双积分型A/D转换器的主要优点（ ）。
A、工作稳定
B、抗干扰能力强
C、直接转换速度快
D、转换精度高
第8章作业
1、?［题 8.1］一个８位的 R-２R 倒Ｔ形Ｄ/Ａ 转换器的=3R,＝６Ｖ，试求数字量00000001、10000000 和 01111111 对应的输出电压。
2、［题 8.2］已知８位权电阻D/A转＝-10Ｖ，＝R，试求输入最大数字量和最小数字量时对应输出的电压值 。
3、［题 8.3］如A/D转换器输入的模拟电压不大于10Ｖ，基准电压应为多大？如转换成８位二进制代码，它能分辨最小的模拟电压有多大？如转换成16位二进制代码，它能分辨最小的模拟电压又有多大？
4、［题 8.4］和电阻网络D/A转换器相比，权电流D/A转换器的主要优点是____?____。
5、［题 8.5］D/A转换器用来将输入的________转换为_________输出。
6、［题 8.6］A/D转换器用来将输入的_________转换为_________输出。
第9章 半导体存储器（第10周，4课时）
9.2 只读存储器（ROM）随堂测验
1、存储器中可以保存的最小数据单位是
A、位
B、字节
C、字
D、双字
2、ROM的特点是
A、只能读出不能写入
B、以字节为存储单位
C、工作时可以同时读、写
D、掉电非易失
3、某存储器共有256个地址，则其地址线有（ ）根
A、256
B、8
C、32
D、12
9.3 随机存取存储器（RAM）随堂测验
1、某RAM存储器地址线为11根，数据线为16根，则其存储容量为（ ）字节
A、1K
B、2K
C、4K
D、8K
2、随机存储器工作时需要动态刷新
3、将一片4K字节的RAM扩展为8K字节，需要进行字扩展
第9章单元测试
1、EPROM的特点是（）
A、电可擦除，电可编程
B、光可擦除，电可编程
C、电可擦除，光可编程
D、光可擦除，光可编程
2、以下说法正确的是（）
A、ROM和RAM均含有地址译码器和存储矩阵，其寻址原理也相同。
B、静态ram只能读出，动态ram可读可写。
C、FLASH芯片是掉电易失的。
D、RAM的字扩展可将8位存储系统扩展为16位存储系统
3、半导体存储器由许多存储单元组成。每个存储单元可存储（）
A、1位10进制数
B、1个字节
C、1位二进制数
D、8位二进制数
4、一片1k×4的RAM进行位扩展，成为两片1k×4芯片。此时，经过扩展的存储系统存储容量为（）
A、1k×8
B、2k×4
C、2k×8
D、4k×2
5、一片SRAM，存储容量为512k×8bit，则其输入输出引脚总和为（）
A、17
B、18
C、19
D、20
6、ROM芯片只能读出数据，不能写入数据
7、动态RAM和静态RAM都是掉电易失的芯片
8、SRAM的缺点是静态功耗较大，因此集成度收到限制
9、SRAM依靠MOS管栅极电容存储信息，但需要周期性对存储单元进行刷新
10、一片2输入，2输出的PROM可以实现任意结构的2输入，2输出数字逻辑
11、ROM的中文名称为只读存储器
12、RAM的中文名称为随机存储器
13、ROM的基本结构由数据输入、存储矩阵、输出缓冲器组成
14、当ROM的地址输入端有3个输入信号，则其存储矩阵有6个输入信号
15、RAM芯片工作时一定要不断刷新
第9章作业
1、9.1 试用PROM实现8421转格雷码电路
2、9.8 请将1024×1位的RAM扩展成4096×4位的RAM，并画出接线图
第10章 可编程逻辑器件（第11周，4课时）
10.2 可编程逻辑器件基本结构随堂测验
1、下列选项中不是低密度PLD的是
A、PAL
B、GAL
C、PLA
D、FPGA
2、PLD中乘积项是指
A、乘法器
B、与门
C、或门
D、与或门
3、PLD中输入电路主要由（ ）构成
A、与门
B、或门
C、非门
D、与非门
10.3 可编程阵列逻辑（PAL）随堂测验
1、PAL芯片结构特点是
A、与阵列固定，或阵列可编程
B、与阵列可编程，或阵列固定
C、与或阵列均可编程
D、与或阵列均不可编程
2、PAL与PROM的区别是
A、PAL内部由与门、或门、非门构成
B、PROM可设计任意结构的组合逻辑电路
C、PAL芯片的与门可充分利用
D、PAL芯片采用熔丝工艺制造
3、PAL芯片既可以设计组合逻辑电路，又可以设计时序逻辑电路
10.4 通用阵列逻辑（GAL）随堂测验
1、GAL芯片的特点是
A、有一个可编程的与阵列、一个固定的或阵列和可编程输出逻辑
B、有一个可编程的与阵列、一个固定的或阵列
C、有一次性可编程与或阵列
D、有可编程的与或阵列
2、GAL的OLMC内不包括
A、与门
B、或门
C、寄存器
D、可编程控制电路
3、GAL16V8具有
A、8个输入，16个输出
B、8个输入，8个输出
C、10个输入，10个输出
D、8个输入，8个输入/输出
10.5 现场可编程门阵列（FPGA）随堂测验
1、下列关于FPGA的说法正确的是
A、FPGA是基于乘积项结构的可编程逻辑器件
B、FPGA是全称为复杂可编程逻辑器件
C、FPGA是基于SRAM的器件，在每次上电后必须进行一次配置
D、Cyclone II系列FPGA是Xilinx公司的代表产品
2、Xilinx和Atmel是目前两家主流的FPGA芯片生产商
3、FPGA实现可编程逻的核心是LUT
10.6 在系统可编程逻辑器件ISP-PLD随堂测验
1、ispLS1016的核心是通用逻辑快GLB
2、isp-PLD实现可编程逻辑的基本结构是LUT
3、在系统可编程是指不用将芯片从电路板上取下，可以直接编程
第10章单元测试
1、FPGA具有掉电易失的特点，因此在应用电路中，FPGA需要配一块掉电非易失的存储芯片，例如配置芯片，用于存储设计数据。
2、PAL，GAL等简单PLD芯片内部是由与门、或门、非门、异或门、同或门等基本门电路构成的
3、PLA芯片内部与、或阵列均可编程
4、GAL芯片中，OLMC模块用于实现各种逻辑功能
5、FPGA内部由与或阵列实现各种逻辑关系
6、GAL芯片采用EEPROM工艺制作，因此具有电可擦写的特点
7、PAL芯片的特点是与阵列可编程，或阵列不可编程。
8、在系统可编程的缩写是PLD
9、FPGA的中文名称是现场可编程门阵列
10、FPGA芯片采用SRAM工艺制作，因此具有掉电易失的特点
第10章作业
1、10.3 CPLD与FPGA从结构上和使用上来说有何区别？
2、10.4 请用PLD点阵表示下列逻辑函数
第11章 硬件描述语言(VHDL）（第12周，4课时）
11.2 VHDL语言的程序结构随堂测验
1、以下不是VHDL语言关键词的是（）
A、entity
B、include
C、architecture
D、library
2、VHDL程序中，描述电路外特性的是（）部分
A、entity
B、architecture
C、library
D、function
3、VHDL程序中，描述电路内部功能的是（）部分
A、entity
B、architecture
C、library
D、function
4、VHDL程序中关键词区分大小写
11.3 VHDL编程语言的基本要素随堂测验
1、VHDL语言数据对象不包括
A、常数
B、数组
C、变量
D、信号
2、下列数据类型中，不在standard程序包中的是
A、bit
B、boolean
C、std_logic
D、integer
11.4 VHDL语言结构体的描述方法随堂测验
1、一下哪种语句属于结构描述方法
A、进程语句
B、元件例化语句
C、if语句
D、case语句
2、VHDL语言既可以进行行为描述也可以进行结构描述
11.5 VHDL设计基本逻辑电路举例随堂测验
1、clk'event and clk='0' 是用于判断clk信号是否为上升沿的
2、通常完整的条件语句用于描述组合电路，而不完整的条件语句用于描述时序电路。
3、VHDL语言中，变量有物理意义，而信号则没有
第11章单元测试
1、下列选项中，不是VHDL程序合法数据类型的是（）
A、bit
B、std_logic_vector
C、int
D、real
2、以下四种端口属性中，常用于描述反馈结构的是（）
A、in
B、out
C、inout
D、butter
3、下列VHDL语句中，属于并行语的是（）
A、变量赋值语句
B、进程语句
C、多分支选择语句（case）
D、循环语句（for loop）
4、以下数据类型是在ieee库中定义的是（）
A、bit
B、std_logic
C、bit_vector
D、integer
5、以下不属于VHDL运算符的是（）
A、/=
B、!=
C、<=
D、:=
6、VHDL程序中，每个文件中都必须有一个实体
7、VHDL程序中，信号赋值既可能是顺序语句，也可能是并行语句。
8、VHDL程序中，有部分合法运算符并不能被某些综合器综合。
9、VHDL程序循环语句for loop中，循环次数越多，执行时间越长。
10、VHDL程序中，顺序语句只能出现在进程和子程序定义中。
11、VHDL程序中std_logic_1164是库名称
12、VHDL语言的运算符中，与的写法为&&
13、VHDL程序中，子程序包括为函数和过程两种
14、VHDL程序中，使用Z描述某个引脚为高阻态
15、VHDL程序中，用&表示并置运算
第11章作业
1、11.1 请描述VHDL语言中实体与结构体之间的关系
2、11.3 请说明if语句和case语句的异同点。
3、11.6 请写出异步清零，异步置数功能的正边沿jk触发器的VHDL程序。
4、11.7 请写出具有异步清零，同步置数功能的同步五进制加法计数器的VHDL程序
数
