mooc数字电子技术基础_4期末答案(mooc2023课后作业答案)
34 min readmooc数字电子技术基础_4期末答案(mooc2023课后作业答案)
1.1 数制与码制概述随堂测验
1、数字术基将十进制数125转化为二进制数（ ）。电技
2、础期将十进制数125转化为八进制数为（ ）。末答
3、案m案将十进制数125转化为十六进制数为（ ）。后作
4、业答将十进制数125表示成8421BCD码为（ ）。数字术基
1.2 几种常见数制的电技相互转换随堂测验
1、在（ ）进制中算术式成立。础期
A、末答二
B、案m案六
C、后作八
D、业答十
2、数字术基下列几种说法中与BCD码的性质不符的是（ ）。
A、BCD码是一种人为选定的0--9十个数字的代码。
B、一组4位二进制数组成的码，只能表示1位十进制数。
C、BCD码是一组4位二进制数，能表示十六以内的十进制数。
D、BCD码有多种。
3、将十进制数107.65转化为二进制数为（ ）。
4、与十六进制数1CE8等值的十进制数是（ ）。
5、格雷码的特点是相邻两个码组之间有（ ）位码元不同。
6、8421码、2421码等都属于（ ）代码。
7、一直已知纯小数N的二进制反码是1.0101010，N的二进制原码是（ ），N的二进制补码是（ ），N的真值是（ ）。
8、十六进制数8A用余3码表示的结果是（ ）。
9、十进制数57的余3码表示形式是（ ）。
单元测试1
1、十进制数88等于（ ）。
A、46H
B、68H
C、58H
D、5CH
2、二进制10110.11转化成八进制数为( )。
A、(52.3)8
B、(26.6)8
C、(52.6)8
D、(26.3)8
3、?八进制数17.4转化为十进制数为（ ）。
A、17.3
B、15.5
C、13.6
D、23.3
4、将75转化为8421BCD码为（ ）。
A、1110101
B、01110101
C、111101
D、1001011
5、已知某二进制数为10111101010.1，则下列转换正确的是（ ）
A、(2752.4)8
B、(BD4.8)8
C、(1514.2)10
D、(1524.5)10
6、十六进制有0,1,2，……，14,15等16个数码。
7、负数的原码、反码、补码的符号位均为1。
8、正数的反码与补码相同。
9、逻辑电平“0”是指电压0伏。
10、数字电路中由于不存在干扰信号，因此具有较好的稳定性。
11、负数的反码与补码相同。
12、(1011010)2=( )10=( )8=( )16=( )8421BCD
13、(12.4)10=( )2=( )8=( )16=( )8421BCD
14、(2.5)8=( )10=( )2=( )16=( )8421BCD
15、( 0.02)8=( )10=( )2=( )16=( )8421BCD
16、(1A)16=( )10=( )8=( )2=( )8421BCD
17、将400份文件顺序编号，需要（ ）位二进制代码，转换为八进制需要（ ）位，转换为十六制需要（ ）位。
18、用二进制补码运算求出-13+10，结果为（ ）。
19、请写出二进制数+1010的反码（）。
20、请写出二进制数-1010的反码（）。
21、用二进制补码运算求出-13-10，结果为( )。
22、(1024)10=( )2
23、(1023)10=( )2
24、(255)10=( )2
25、(128)10=( )2
第一单元 作业
1、请完成不同进制数之间的转换 （0.10101）B=（ ）D=（ ）O=（ ）H. （AB.5）H=( )D=( )O.
2、用二进制补码运算计算下列各式。式中的4位二进制数是不带符号位的绝对值。如果和为负数，请求出负数的绝对值。 （1）1101-1011 （2）-1101-1010
第二章 逻辑代数基础
2.1 基本的逻辑运算随堂测验
1、数字信号是指（ ）。
A、时间上离散的信号
B、数值上离散的信号
C、时间上和数值上都不离散的信号
D、时间上和数值上都离散的信号
2、A同或B对应的逻辑运算是（ ）。
A、与运算
B、或运算
C、异或运算
D、同或运算
3、A异或B对应的逻辑运算是（ ）。
A、与运算
B、或运算
C、异或运算
D、同或运算
4、在数字电路中，最基本的3种逻辑运算是（ ）、（ ）、（ ），
5、2019个1异或的结果是（ ）。
6、2019个1同或的结果是（ ）。
2.2 逻辑代数的公式和基本定理随堂测验
1、已知F=A(B’+C)+(A+C)’则其反演式F’=( )。
A、AC’+A’BC’
B、AC’+A’B’C
C、A’C+A’BC’
D、A’C+ABC’
2、能使逻辑函数F=A异或B异或C异或D均为1的输入变量组合是（ ）。
A、1101,0001,0100,1000
B、1100,1110,1010,1011
C、1110,0110,0111,1111
D、1111,1001,1010,0000
3、函数F=AB+BC+AC与P=A'B'+B'C'+A'C'的关系是( )。
A、相等
B、互为反函数
C、互为对偶式
D、以上都不正确
4、A+A'B=A+B是否正确
5、A+BC=(A+B)(A+C)是否正确
6、逻辑代数的基本定理有（ ）、( )和（ ）。
2.3 逻辑函数及其描述方法随堂测验
1、已知二变量输入逻辑门电路的输入A,B以及输出F的波形图，如图所示，试判断这是（ ）的波形。
A、异或门
B、或非门
C、同或门
D、与或门
2、一个4输入端与非门，使其输出为0的输入变量组合有（ ）种。
A、2
B、3
C、1
D、6
3、逻辑图如下所示，请写出逻辑表达式为（ ）。 ?
A、Y=AB'C'+AB'C+A'BC+ABC
B、Y=ABC'+AB'C+A'BC+A'BC'
C、Y=ABC'+AB'C+A'BC+ABC
D、Y=ABC'+AB'C+A'BC+A'BC
4、真值表如下所示，请写出逻辑表达式为（ ）。
A、Y=ABC'+AB'C+A'BC+ABC
B、Y=AB'C'+AB'C+A'BC+ABC
C、Y=ABC'+AB'C+A'BC+A'BC'
D、Y=ABC'+AB'C+A'BC+A'BC
5、常见的逻辑函数的表示方法有（ ）。
A、真值表
B、逻辑表达式
C、卡诺图
D、逻辑图
6、描述逻辑函数各个变量取值组合和函数值对应关系的表格称为（ ）。
2.4 逻辑函数的两种标准形式随堂测验
1、N个逻辑变量的逻辑函数共有（）个最小项。
A、
B、
C、
D、N
2、函数Y=A+B'C的最大项表达式()。
A、Y=M（0,2）
B、Y=M（0,1,3）
C、Y=M（2，3）
D、Y=M（0，2，3）
3、任意逻辑函数都可写成两种标准形式是（ ）形式和（ ）形式。
A、与或非式
B、最大项之积
C、与非与非式
D、最小项之和
4、最大项是指这样的和项，这个和项包含了全部变量，每个变量以原变量形式或以反变量形式出现一次，且仅出现一次。
5、一个逻辑函数全部最大项之积恒等于（ ）。
6、一个逻辑函数全部最小项之和恒等于（ ）。
2.5 逻辑函数的公式化化简随堂测验
1、化简表达式F=AC+A'B'C'D'+AC'D'+A'B'C的最简与或式为（）。
A、F=AC+AC'+B'D'+BC
B、F=AC+AD'+B'C'+B'C
C、F=AC+AC'+B'D'+B'C
D、F=AC+AD'+B'D'+B'C
2、逻辑函数Y=AC（C’D+A’B）+BC((B’+AD)’+CE)’化简结果是Y=ABCD’。
3、（A+B+C）(A'+B'+C')=A'B+B'C+C'A
4、A+A'B=( ).
5、A+AB=( )。
2.6 逻辑函数的卡诺图化简法随堂测验
1、下面的卡诺图对应的逻辑函数是（ ）。 ?
A、Y=C’+AD’+A’D
B、Y=B’+C’D+C’+A’D
C、Y=B’C’+A’D
D、Y=C’D+A’C’+A’D
2、化简F(A,B,C)=m（2,3,4,6）+d（0,1,5,7）的最简结果是（ ）。 的最简结果是（ ）。
A、A'B'C'
B、1
C、ABC
D、0
3、下列卡诺图化简是否正确。
4、无关项包括（ ）和（ ）。
单元测试2
1、以下图形符号表示的逻辑运算是（ ）
A、与或非
B、或与非
C、同或
D、异或
2、逻辑函数的描述有多种，下列( )描述是唯一的。
A、逻辑函数表达式
B、真值表
C、逻辑电路图
D、语音描述
3、已知二变量输入逻辑门电路的输入A,B以及输出F的波形图，如图所示，试判断这是（ ）的波形。
A、与或门
B、或非门
C、同或门
D、异或门
4、一个4输入端或非门，使其输出为1的输入变量组合有（ ）种。
A、1
B、2
C、3
D、4
5、已知F=A(B’+C)+(A+C)’则其反演式F’=( )
A、A’C+ABC’
B、AC’+A’B’C
C、A’C+A’BC’
D、AC’+A’BC’
6、若输入变量A，B全为1时，输出F=0，则输出与输入的关系是（ ）运算。
A、异或
B、同或
C、与非
D、或非
7、9999个“1”异或的结果再与1000个“0”同或，其结果为（）。
A、0
B、1
C、不唯一
D、没意义
8、由开关组成的逻辑电路如图所示，设开关A、B分别有如图所示的“0”和“1”两个状态，则电灯HL亮的逻辑式为（ ).
A、F=AB+A'B
B、F=AB'+AB
C、F=A'B+AB'
D、F=A'B'+AB
9、已知二变量输入逻辑门的输入A、B和输出F的波形如图所示，试判断这是（）输入/输出波形。
A、与非门
B、或非门
C、同或门
D、与门
10、如图所示波形，其反映的逻辑关系是（）
A、与非关系
B、异或关系
C、同或关系
D、无法判断
11、对如图所示逻辑电路，写出逻辑表达式()。
A、F=BC+A'B
B、F=BC+AB'
C、F=B'C+AB
D、F=BC+AB
12、某组合逻辑电路的输入波形A,B,C和输出波形F如图所示，该电路的标准形表达式为（)
A、F=A'B'C+A'BC'+AB'C'+ABC
B、F=AB'C+A'BC'+AB'C'+ABC
C、F=A'B'C+ABC'+AB'C'+ABC
D、F=A'B'C+A'BC'+AB'C'+AB'C
13、一个逻辑电路的输入（A,B,C）输出（X，Y）波形如图所示，试写出电路的逻辑表达式（最小项之和形式，不要求化简）。
A、Y=A'B'C'+A'B'C+A'BC'+AB'C'+ABC
B、Y=A'B'C'+A'B'C+A'BC+AB'C'+ABC'+ABC
C、Y=A'B'C'+A'B'C+A'BC'+AB'C'
D、Y=A'B'C'+A'B'+A'BC'+AB'C'+ABC
14、下列函数F=(AB+BC)'+AC'的最简与或式为（ ）。
A、F=B+C'
B、F=B'C'
C、F=B'+C'
D、F=B'+C
15、某逻辑电路对正逻辑而言，完成的逻辑功能是Y= (A+(B+C)'+(DE)')',若改成负逻辑，则完成的功能是（） 。
A、F=ABC+DE
B、F=A(B'+C)D'E'
C、F=A(B'+C)D'E
D、F=A(B'+C')D'E'
16、逻辑函数式F=A(B+C),其反函数为（）。
A、F'=A+B'C'
B、F'=A'+B'C'
C、F'=A'B'C'
D、F'=A'+B'C
17、化简表达式F=AC+A'B'C'D'+AC'D'+A'B'C的最简与或式为（）。
A、F=AC+AC'+B'D'+BC
B、F=AC+AD'+B'C'+B'C
C、?F=AC+AC'+B'D'+B'C
D、F=AC+AD'+B'D'+B'C
18、某逻辑函数式的卡诺图如图，其表达式为（）。
A、F=B'C'+A'D+AC'D'
B、F=B'D'+A'D+AC'D'
C、F=B'D'+A'D+AC'D
D、F=B'D'+C'D+AC'D'
19、写出逻辑函数式F=m（0,2,4,6,9,13）+d（1,3,5,7,11,15）的最简表达式（）。
A、F=A'+D'
B、F=A'D
C、F=A'+D
D、F=C'+D
20、函数Y=A+B'C的最大项表达式( )。
A、Y=M(0,1,3)
B、Y=M(0,2)
C、Y=M(0,2,3)
D、Y=M(2,3)
21、化简F(A,B,C)=m（2,3,4,6）+d（0,1,5,7）的最简结果是（ ）。
A、0
B、A'B'C'
C、ABC
D、1
22、含有N个变量的逻辑函数共有（）个最小项。
A、2的N-1次方
B、2的N次方
C、2的N-2次方
D、2的N-3次方
23、用卡诺图法将逻辑函数Y(A,B,C,D)=A’BC’+A’BD+BC’D+B’CD’化为最简“与或”式，给定的约束条件为A’B’C’+AB’C’+B’CD=0，结果是（ ）。
A、Y=B’+C’D+A’C’+AD’
B、Y=B’+C’D+A’C’+A’D
C、Y=B’+CD+A’C’+A’D
D、Y=B’+C’D+A’D
24、下面的卡诺图对应的逻辑函数是（ ）
A、Y=C’D+A’C’+A’D
B、Y=B’+C’D+C’+A’D
C、Y=B’C’+A’D
D、Y=C’+AD’+A’D
25、逻辑函数的表示方法（ ）。
A、逻辑真值表
B、卡诺图
C、逻辑函数式
D、波形图
26、任意逻辑函数都可写成两种标准形式是（ ）形式和（ ）形式。
A、最大项之积
B、最小项之和
C、最简与或式
D、最简或与式
27、若逻辑变量A和B只要有一个取值为0，Y取值就为0，则Y=AB。
28、AB’+B+A’B=A+B
29、在逻辑函数的卡诺图化简中，卡诺图中同一个小方块中的1最多只能被圈两次。
30、无关项是一些最小项，它们写不写入函数式不会影响输出的值。
31、逻辑函数的真值表表示形式是唯一的。
32、（A+B+C）(A'+B'+C')=A'B+B'C+C'A
33、移位寄存器不仅取决于当时的输入信号，而且还取决于电路原来的的状态。
34、卡诺图是逻辑函数唯一的表示方法。
35、数值比较器的输出不仅取决于当时的输入信号，而且还取决于电路原来的的状态。
36、最大项是指这样的和项，这个和项包含了全部变量，每个变量以原变量形式或以反变量形式出现一次，且仅出现一次。
37、设F是一个逻辑函数表达式，如果将F中的所有“.”换成“+”，所有的“+”换成“.”；所有常量0换成常量1，所有常量1换成常量0，则得到一个新的函数表达式，成为F的反函数或称补函数。
38、ABC+A'D+BCD=ABC+A'D
39、逻辑函数Y=AC（C’D+A’B）+BC((B’+AD)’+CE)’化简结果是Y=ABCDE’。
40、逻辑函数Y=A(BC)’+((AB’)’+A’B’+BC)，可用与非门和非门表示为 Y=((A(BC)’)’)’ 。
41、一个逻辑函数全部最大项之积恒等于（ ）。
42、逻辑函数常用到的表示方法有五种：（ ）、卡诺图、函数式、逻辑图和波形图。
43、逻辑函数表达式的标准形式有（ ）形式和（ )形式。
44、无关项包括（ ）和（ ）。
45、不会出现的变量取值所对应的（ ）叫做约束项。
46、A+A'B=().
47、A+AB=( )。
48、写出函数Y=AB+AC的或与式Y=（ ）。
第二单元作业
1、用卡诺图化简逻辑函数：Y=A'B'CD+BC'D+A'B+CD
2、将下面的逻辑函数写成最小项之和的形式和最大项之积的形式，并画出全部由与非逻辑单元组成的最简逻辑电路图。 Y=AB'C'+BD+AB'CD'
第三章 门电路
3.1 逻辑门电路基础随堂测验
1、在所有数字电路中，高电平代表逻辑“1”状态，低电平代表逻辑“0”状态。
2、数字电路中的三极管一般工作在（ ）区和（ ）区。
3、正逻辑或门可以是负逻辑（ ）门电路。
4、对于门电路的输出，除了常见的0和1外还有另为一种状态，即（ ）。
5、如图所示二极管电路表示的逻辑电路是二极管（ ）门。
3.2 CMOS集成门电路随堂测验
1、COMS传输门只能传送数字信号。
2、一般CMOS门的输出端能直接相连，实现“线与”。
3、CMOS反相器的关门电平提高时，将使其输入低电平的噪声容限将降低。
4、如果CMOS反相器的电源电压是，则反相器的门槛电压为（ ）。（ 1.1/2VDD 2.1/3VDD 请填写序号）
5、CMOS器件的主要优点是（ ）。
3.3 TTL集成门电路随堂测验
1、74LS系列TTL集成电路（ ）。
A、速度很高
B、是低功耗肖特基电路
C、可工作在-55度
D、功耗很小
2、为实现“线与”逻辑功能，能采用（ ）电路结构。
A、与非门
B、集电极开路
C、漏极开路
D、三态门
3、发射级耦合逻辑（ECL）门是双极型逻辑门的一种非饱和型的门电路。
4、通常用于外部“线与”、改变逻辑电平值、提高电流驱动能力的TTL和CMOS门电路是（ ）和（ ）门。( 请填写英文简写)
5、早期的双极型集成逻辑门采用的是（ ）- （ ）的电路（DTL）形式。由于其速度变低，以后发展成（ ）-（ ）电路（TTL）形式。（ A.二极管 B.三极管 ）
3.4 TTL电路与CMOS电路的接口随堂测验
1、用标准TTL门电路直接驱动CMOS门电路时，不能满足正常工作条件的是（ ）。
A、
B、
C、
D、
2、用标准COMS门电路直接驱动TTL门电路时，不能满足正常工作条件的是（ ）。
A、
B、
C、
D、
3、标准TTL门电路能直接驱动CMOS门电路。
4、标准CMOS门电路能直接驱动TTL门电路。
单元测试3
1、如图所示的小灯泡串联电路，两个开关的关和开与灯亮之间的逻辑运算是（ ）运算。
A、与
B、或
C、非
D、与非
2、负逻辑与门( )。
A、有时不能正确地描述逻辑关系
B、相当于正逻辑或门
C、实现起来不太方便
D、相当于正逻辑或非门
3、CMOS电路的静态功耗一般比TTL电路的静态功耗（ ）。
A、大
B、小
C、一样
D、无法判断
4、提高阈值的目的是为了（ ）。
A、提高低电平噪声容限
B、提高高电平噪声容限
C、既提高低电平噪声容限 ，又提高高电平噪声容限
D、无法判断
5、若将一TTL 异或门（输入端为A，B）当作反相器使用，则A,B端应（ ）。
A、A或B中有一个接1
B、A或B中有一个接0
C、A和B并联使用
D、不能实现
6、对于TTL与非门，下列接法相当于逻辑0的是（）
A、输入端接低于0.8V的电源
B、输入端悬空
C、输入端通过10千欧电阻接地
D、输入端接同类与非门输出高的电平
7、TTL门电路输出高电平和输出低电平的典型值是（ ）。
A、5V和1.4V
B、3.6V和0.35V
C、3.6V和0.7V
D、5V和0.7V
8、用标准TTL门电路直接驱动CMOS门电路时，不能满足正常工作条件的是（ ）。
A、
B、
C、
D、
9、用标准COMS门电路直接驱动TTL门电路时，不能满足正常工作条件的是（ ）。
A、
B、
C、
D、
10、对于TTL与门和与非门电路，要实现正常逻辑功能，正确的说法是（ ）。
A、与非门应将空闲引脚接地
B、与非门应将空闲引脚通过电阻接地
C、与门、与非门应将空闲引脚接地
D、与非门应将空闲引脚接Vcc
11、对于TTL或门和或非门电路，要实现正常逻辑功能，正确的说法是（ ）。
A、或门、或非门应将空闲引脚浮空
B、或门应将空闲引脚通过电阻接Vcc
C、或门、或非门应将空闲引脚接地
D、或门、或非门应将空闲引脚接Vcc
12、为实现“线与”逻辑功能，不能采用（ ）电路结构。
A、集电极开路
B、与非门
C、三态门
D、漏极开路
13、74LS系列TTL集成电路（ ）。
A、速度很高
B、功耗很小
C、可工作在-55度
D、是低功耗肖特基电路
14、既可以进行数字信号传输，又可以进行模拟信号传输的器件为（ ）。
A、TTL三态门
B、锁存器
C、触发器
D、CMOS传输门
15、集电极开路（OC门）常被用于（ ）。
A、输出高、低电平及高阻态
B、模拟、数字传输及构成开关电路
C、放大、滤波和整形
D、外部“线与”、变换逻辑电平及提高驱动能力
16、如图所示二极管电路表示的逻辑表达式为F=（ ）。
A、AB
B、B
C、A+B
D、A'B'
17、下列门电路工作速度最快的是（ ）。
A、TTL
B、CMOS
C、NMOS
D、PMOS
18、为实现数据传输的总线结构，要选用（ ）门电路。
A、或非
B、OC
C、三态
D、与或非
19、对于TTL与非门多余的输入端的处理，不能将它们（ ）。
A、与有用输入端连在一起
B、悬空
C、接正电源
D、接地
20、找出下列描述正确的结论是（）
A、CMOS门电路的静态功耗近似是0
B、多个OC门可以实现“线与”连接
C、TTL门电路的电源电压可取6V
D、一般门电路都可以实现“线与”连接
21、TTL的门电路中能够先实现“线与”的有（ ）。
A、OC门
B、传输门
C、三态门
D、与门
22、在所有数字电路中，高电平代表逻辑“1”状态，低电平代表逻辑“0”状态。
23、发射级耦合逻辑（ECL）门是双极型逻辑门的一种非饱和型的门电路。
24、直接把两个门电路的输出连在一起实现“与”逻辑关系的接法叫线或。
25、COMS传输门只能传送数字信号。
26、COMS门的输出端可以直接相连。
27、CMOS传输门不仅可以传输数字信号，还可以传送模拟信号。
28、ECL门的特点是开关速度快?，因此在通信设备中得到广泛应用。该逻辑门输出“1”状态应为-0.92V，输出“0”状态是应为-1.75V。
29、数字电路中的三极管一般工作在（ ）区和（ ）区，而（ ）只是一个过渡状态。
30、影响二极管开关速度的主要因素是由于（ ）的存在。
31、正逻辑或门可以是负逻辑（ ）门电路。
32、在数字电路中，晶体三极管工作在（ ）状态，即或者在（ ）区，或者在（ ）区。
33、TTL电路采用推拉式输出结构，其主要特点是（ ）。
34、若TTL与非门的输入高低电平的额定值分别为3V和0.3V，已知高低电平的噪声容限分别为1.2V和0.8V，则其开门电平Von为（）V。
35、TTL与非门的灌电流负载发生在输出（ ）电平情况下，负载电路越大，则输出电平越（ ）。
36、TTL门电路已经处于满负载运行的连接，如果此时输出端再多连接一个10千欧电阻接地，对输出电平的影响将是（ ）。（A. 输出高电平降低 B.输出低电平降低。请填写序号）
37、如果CMOS反相器的电源电压是VDD，则反相器的门槛电压为（ ）。（ 1.1/3VDD 2.1/2VDD 请填写序号）
38、CMOS反相器的关门电平提高时，将使其输入低电平的噪声容限（ ）。
39、CMOS器件的主要优点是（ ）。
40、一般CMOS门的输出端（ ）（能或不能）直接相连，实现“线与”。
41、对于门电路的输出，除了常见的0和1外还有另为一种状态，即（ ）。
42、三态门的输出端具有三种可能的状态，除了实现（ ）和（ ）状态外，还出现第三种状态，称为（ ）。
43、直接把两个门电路的输出连在一起实现“与”逻辑关系的接法叫（ ）。
44、一般TTL逻辑门的输出端（ ）（能或不能）直接相连，实现“线与”；TTL OC逻辑门的输出端可以直接相连，实现（ ）；ECL逻辑门的输出端可以直接级连，实现（ ）。
45、OC、OD门可以实现（ ）功能，三态门可以实现有条件的（ ）功能。
46、早期的双极型集成逻辑门采用的是（ ）- （ ）的电路（DTL）形式。由于其速度变低，以后发展成（ ）-（ ）电路（TTL）形式。（ A.二极管 B.三极管 ）
47、通常用于外部“线与”、改变逻辑电平值、提高电流驱动能力的TTL和CMOS门电路是（ ）和（ ）门。( 请填写英文简写)
48、如图所示二极管电路表示的逻辑电路是二极管（ ）门。
第三单元作业
1、简述TTL电路和CMOS电路的优缺点。
2、分析电路的逻辑功能，写出输出的逻辑函数式。
第四章 组合逻辑电路
4.1 组合逻辑电路概述随堂测验
1、组合逻辑电路的描述方法有（ ）。
A、文字描述
B、波形图
C、逻辑电路图
D、逻辑表达式
2、从结构上看，组合逻辑电路由门电路构成，不含（ ），也不含（ ），信号从输入开始单向传输到输出。
3、组合逻辑电路是指任何时刻电路的输出仅由当时的（ ）决定。
4.2 组合逻辑电路的分析与设计随堂测验
1、下列逻辑图的逻辑功能是（ ）。
A、4线-2线编码器
B、2线-4线译码器
C、2线-4线编码器
D、3线-4线译码器
2、下列逻辑图对应的逻辑函数式是（ ）。
A、L=AC+BC+AB
B、L=A'C'+B'C'+A'B'
C、
D、
3、组合逻辑电路的分析步骤为（ ）。
A、由电路图写出输出表达式
B、化简或变换表达式
C、列出真值表
D、描述逻辑功能
4、在设计组合逻辑电路进行逻辑抽象时，可以有多种抽象方法。
5、对于同一个组合逻辑电路的设计任务，电路图画法只有一种。
6、组合逻辑电路的分析是指给定逻辑功能画出逻辑图。
7、组合逻辑电路的分析是指给定逻辑图，指出逻辑功能。
4.3 常用的中规模组合逻辑电路（上）随堂测验
1、5变量输入译码器，其译码输出信号最多有（ ).
A、10
B、32
C、16
D、64
2、对12个输入信号进行编码，要采用（ ）位二进制代码。
A、2
B、5
C、3
D、4
3、n位二进制编码器有2n个输入，有n个输出。
4、n位二进制译码器有n个输入，有个输出，工作时译码器只有一个输出有效。
5、用文字、符号或数码表示特定对象的过程，叫做（ ）.
6、在几个信号同时输入时，只对优先级别最高的进行编码的电路叫做（ ）.
7、把代码的特定含义翻译出来的过程，叫做（ ）。
4.4 常用的中规模组合逻辑电路（下）随堂测验
1、能实现从多个输入端中选出一路作为输出的电路是（ ）.
A、触发器
B、计数器
C、数据选择器
D、译码器
2、能完成两个1位二进制数相加并考虑低位来的进位的器件是（ ）。
A、编码器
B、译码器
C、全加器
D、半加器
3、用来判断电路全部输入中1的个数奇偶性的电路称为（ ）。
A、触发器
B、计数器
C、奇偶校验器
D、数据选择器
4、判断两个二进制数的大小或相等，可以使用（ ）电路。
A、译码器
B、编码器
C、数据选择器
D、数值比较器
5、在数字电路中，为实现数据分配功能，常使用的中规模逻辑器件是（ ）。
A、二进制计数器
B、带使能端的数据选择器
C、数值比较器
D、带使能端的二进制译码器
6、八路数据分配器，其地址输入端至少有（ ）个。
A、3
B、2
C、5
D、4
4.5 中规模组合逻辑电路的分析与设计随堂测验
1、如下图八选一数据选择器实现的逻辑函数是（ ）.
A、Z=AB'+A'B'C'
B、Z=AB'+A'BC
C、Z=AB'+A'BC'
D、Z=AB+A'BC'
2、下列电路图实现的逻辑函数是（ ）。
A、Y=AB'C'+A'C'+BC
B、Y=AB'C+A'C'+BC
C、Y=AB'C'+A'C+BC
D、Y=AB'C'+A'C'+BC'
3、下列组合逻辑电路实现的逻辑函数正确的是（ ).
A、
B、
C、
D、
4.6 组合逻辑电路中的竞争----冒险随堂测验
1、下列分函数相等，其中无冒险现象的函数式是（ ）.
A、F=B'C'+AC+A'B
B、F=A'C'+BC+AB'
C、F=A'C'+BC+A'B+AB'
D、F=B'C'+AC+A'B+BC+AB'+A'C'
2、消除竞争冒险的方法有（ ）.
A、修改逻辑设计
B、选通法
C、增加冗余项
D、封锁法
3、门电路两个输入信号同时向相反方向跳变，称为（ )现象。
4、由于竞争可能在输出端产生尖峰脉冲的现象叫做（ ）现象。
5、如果逻辑电路在较慢的速度下工作，为了消除竞争冒险，可以在输出端并联一个小的（ ）。
单元测试4
1、两个2位二进制数A和B进行数值比较，用来表示A>B的逻辑函数中，包括的最小项个数为（ ）。
A、5个
B、6个
C、7个
D、9个
2、组合逻辑电路是由（ ）构成的。
A、触发器
B、门电路
C、计数器
D、寄存器
3、下列电路中，不是组合逻辑电路的是（ ）。
A、编码器
B、全加器
C、比较器
D、寄存器
4、四选一数据选择器，AB为地址信号，D0=D3=1,D1=C,D2=C',当AB=10时，输出F=（ ）。
A、C
B、C'
C、C+C'
D、CC'
5、七段数码显示译码电路应有（ ）个输出端。
A、8个
B、7个
C、16个
D、4个
6、能实现对两个一位二进制数及低位的进位数进行加法运算的电路成为（ ）。
A、半加器
B、全加器
C、加法运算放大器
D、移位寄存器
7、能实现串行数据变换成并行数据的电路是（ ）。
A、加法器
B、编码器
C、译码器
D、移位寄存器
8、完成二进制代码转换为十进制数的器件应选择（ ）。
A、译码器
B、编码器
C、触发器
D、寄存器
9、下列器件中，不属于中规模组合逻辑器件的是（ ）。
A、译码器
B、与非门
C、加法器
D、全加器
10、在数字电路中，为实现数据分配功能，常使用的中规模逻辑器件是（ ）。
A、带使能端的数据选择器
B、二进制计数器
C、数值比较器
D、带使能端的二进制译码器
11、八路数据分配器，其地址输入端至少有（ ）个。
A、2
B、3
C、4
D、8
12、（ ）电路在任何时刻只能有一个输出端有效。
A、二进制译码器
B、二进制编码器
C、七段显示译码器
D、十进制计数器
13、要把8421BCD转换成余3码，最简单的方法是使用（ ）。
A、8线-3线编码器
B、4位二进制加法器
C、4位二进制数据比较器
D、4选1数据选择器
14、下列逻辑图的逻辑功能是（ ）。
A、2线-4线译码器
B、4线-2线编码器
C、2线-4线编码器
D、3线-4线译码器
15、用低电平位输出有效的译码器实现组合逻辑电路时，还需要（ ）。
A、与非门
B、或非门
C、与门
D、或门
16、用高电平位输出有效的译码器实现组合逻辑电路时，还需要（ ）。
A、与非门
B、或非门
C、与门
D、或门
17、用来判断电路全部输入中1的个数奇偶性的电路称为（ ）。
A、奇偶校验器
B、触发器
C、计数器
D、数据选择器
18、如下图八选一数据选择器实现的逻辑函数是（ ）.
A、Z=AB'+A'B'C'
B、Z=AB'+A'BC
C、Z=AB+A'BC'
D、Z=AB'+A'BC'
19、下列电路图实现的逻辑函数是（ ）。
A、Y=AB'C+A'C'+BC?
B、Y=AB'C'+A'C+BC
C、Y=AB'C'+A'C'+BC'
D、Y=AB'C'+A'C'+BC
20、下列分函数相等，其中无冒险现象的函数式是（ ）.
A、F=B'C'+AC+A'B
B、F=A'C'+BC+AB' ?
C、F=B'C'+AC+A'B+BC+AB'+A'C'
D、F=A'C'+BC+A'B+AB' ?
21、以下元件中，（ ）属于组合逻辑电路。
A、加法器
B、译码器
C、触发器
D、编码器
22、组合逻辑电路的特点有哪些（ ）。
A、无记忆元件
B、有记忆元件
C、输出和输入之间没有反馈通路
D、任一时刻的输出状态仅取决于该时刻输入状态，而和电路原来的状态无关
23、组合逻辑电路的描述方法有（ ）。
A、波形图
B、文字描述
C、逻辑图
D、逻辑函数式
24、下列逻辑图对应的逻辑函数式是（ ）。
A、L=A'C'+B'C'+A'B'
B、L=AC+BC+AB
C、S=A异或B异或C
D、S=A异或B同或C
25、下列组合逻辑电路实现的逻辑函数正确的是（ ).
A、Z2=m1+m3+m6?
B、Z1=m3+m4+m5+m6
C、Z3=m2+m3+m5
D、Z4=m2+m4+m7
26、消除竞争冒险的方法有（ ）.
A、修改逻辑设计
B、选通法
C、选通法
D、封锁法
27、组合逻辑电路具有记忆功能。
28、组合逻辑电路任何时刻的输出状态，直接由当时的输入状态和输入信号作用前的状态决定。
29、组合逻辑电路的分析是指给定逻辑功能画出逻辑图。
30、组合逻辑电路的分析是指给定逻辑图，指出逻辑功能。
31、在8线-3线编码器中，输入信号为8位二进制代码，输出为3个特定对象。
32、译码器是一种多个输入端和单个输出端电路
33、用N位二进制代码对N个信号进行编码的电路叫二进制编码器。
34、8421BCD编码器，可以任意选择四位二进制代码中的10种组合。
35、组合逻辑电路中的每一个门实际上是一个存储单元。
36、组合逻辑电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图五种方法来描述，它们在本质上是相通的，可以互相转换。
37、在设计组合逻辑电路进行逻辑抽象时，可以有多种抽象方法。
38、对于同一个组合逻辑电路的设计任务，电路图画法只有一种。
39、组合逻辑电路的逻辑功能特点是：任意时刻的?（ ）状态仅取决于该时刻的（ ）状态，而与信号作用前电路的原状态无关。
40、从电路结构上看，组合逻辑电路是由常用的门电路组合而成的，其中既无从输出到输入的（ ）回路，也不包含可以存储信号的?（ ）元件。
41、组合逻辑电路中不包含存储信号的（ ）元件，它一般由各种（ ）组合而成。
42、有一余3BCD码奇偶判断电路，电路输入为A,B,C,D，其中A为高位，输出为F。要求：输入为偶数时电路输出为0，输入为奇数时输出为1，则输出逻辑函数的最小项之和表达式为F(A,B,C,D)=求和m（ ）。(由小到大顺序排列）。
43、用数据选择器实现逻辑函数：具有n位地址输入的数据选择器，可以产生任意输入变量数不大于（ ）的逻辑函数。
44、计算机键盘上有101个键，若用二进制代码进行编码，至少应为（ ）位二进制。
45、用二进制表示文字，符号等信息的过程叫做（ ）。
46、指出8位二进制补码（含符号共八位）所能表示的数的范围是（ ）-（ ）。
47、和串行进位加法器相比，超前进位加法器的工作速度（ ），电路结构（ ）。
48、如果逻辑电路在较慢的速度下工作，为了消除竞争冒险，可以在输出端并联一个小的（ ）。
49、组合逻辑电路的输出只与 （ ） 有关。
50、从结构上看，组合逻辑电路由门电路构成，不含（ ），也不含（ ），信号从输入开始单向传输到输出。
51、组合逻辑电路是指任何时刻电路的输出仅由当时的（ ）决定。
52、能完成两个1位二进制数相加并考虑低位来的进位的器件是（ ）。
53、门电路两个输入信号同时向相反方向跳变，称为（ )现象。
54、由于竞争可能在输出端产生尖峰脉冲的现象叫做（ ）现象。
第四单元作业
1、在举重比赛中，有两名副裁判，一名主裁判。当两名以上裁判（必须包括主裁判在内）认为运动员上举杠铃合格，按动电钮，裁决合格信号灯亮。
2、设计一个楼上、楼下开关的控制逻辑电路，来控制楼梯上的灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。
第五章 触发器
5.1 SR锁存器随堂测验
1、或非门构成的SR锁存器，输入S、R的约束条件是（ ）。
A、SR=1
B、SR=0
C、S+R=1
D、S+R=0
2、下列单元电路中，具有“记忆”功能的单元电路是（ ）。
A、与非门
B、触发器
C、编码器
D、译码器
3、触发器有( )个稳态，存储8位二进制信息要( )个触发器。（用阿拉伯数字填写）
4、RS触发器有（ ）个稳态，它可记录（ ）位二进制码。若存储一个字节的二进制信息，需要（ ）个触发器。
5、具有两个稳定状态，并能接收、保持和输出送来的信号的电路叫（ ）。
6、基本RS触发器可以用（ ）门或（ ）门构成 。
5.2 电平触发的触发器随堂测验
1、和SR锁存器相比，电平触发的触发器增加了cp电平控制，电平可以是高电平也可以是低电平。
2、电平触发的触发器的缺点是在cp有效的全部时间里，输入信号都能直接作用于输出，引起输出状态的变化。
5.3 脉冲触发的触发器随堂测验
1、主从结构的JK触发器在工作时，对输入信号没有约束条件。（ ）
2、对主从结构的JK触发器，在CP为高电平期间，当J=K=1时，状态只会翻转一次。
5.4 边沿触发的触发器随堂测验
1、边沿结构的集成JK型触发器是在CP的（ ）触发。
A、上升沿
B、高电平
C、下降沿
D、低电平
2、维持阻塞D触发器是在CP的上升沿触发。
3、常用集成触发器有边沿JK触发器和维持阻塞D触发器两种 。
5.5 各种触发器的功能描述随堂测验
1、一个上升沿触发的T触发器，在T=1时，上升沿到来时，则触发器将（ ）。
A、置0
B、翻转
C、置1
D、保持原状
2、如果要用JK触发器来实现D触发器的功能，则J=( )，K=( )。
A、D; ?
B、;
C、D;D
D、;D
3、对于D触发器，若现态=0，欲使次态=1,则D=（ ）。 ?
A、1
B、0
C、
D、
4、若JK触发器的原状态为0，欲在CP作用后仍保持为0状态，则激励函数JK的值应是（ ）。
A、J=0,K=0
B、J=1,K=1
C、J=x,K=x
D、J=0,K=x
5、RS触发器、JK触发器均具有状态翻转功能。（ ）
6、JK触发器在CP作用下，若J=K=0，其状态保持不变。
7、根据在CP控制下，逻辑功能的不同，常把触发器分为RS、D、JK、T、T’五类。
8、把JK触发器转换为T’触发器的方法是J=（ ），K=（ ）。
单元测试5
1、或非门构成的SR锁存器，输入S、R的约束条件是（ ）。
A、SR=0
B、SR=1
C、S+R=0
D、S+R=1
2、一个上升沿触发的T触发器，在T=1时，上升沿到来时，则触发器将（ ）。
A、翻转
B、置0
C、置1
D、保持原状
3、下列单元电路中，具有“记忆”功能的单元电路是（ ）。
A、触发器
B、与非门
C、TTL门电路
D、译码器
4、如果要用JK触发器来实现D触发器的功能，则J=( )，K=( )。
A、D;D'
B、D;D
C、D';D'
D、D;D
5、边沿结构的集成JK型触发器是在CP的（ ）触发。
A、上升沿
B、下降沿
C、高电平
D、低电平
6、已知R、S是或非门构成的基本RS触发器的输入端，则约束条件为（ ）。
A、RS=0
B、R+S=1
C、RS=1
D、R+S=0
7、已知R、S是两个与非门构成的基本RS触发器的输入端，则约束条件为（）
A、R+S=1
B、R+S=0
C、RS=0
D、RS=1
8、若JK触发器的原状态为0，欲在CP作用后仍保持为0状态，则激励函数JK的值应是（ ）。
A、J=0,K=0
B、J=1,K=1
C、J=0,K=x
D、J=x,K=x
9、一个触发器可记录一位二进制代码，它有（ ）个稳态。
A、0
B、1
C、2
D、3
10、存储8位二进制信息要（ ）个触发器。
A、2
B、4
C、8
D、16
11、对于T触发器，若原态Q^n=0,欲使新态Q^(n+1)=1,应使输入T=（ ）。
A、0
B、1
C、Q
D、以上都不对
12、对于D触发器，欲使Q^(n+1)=Q^n,应使输入D=（ ） 。
A、0
B、1
C、Q
D、
13、对于JK触发器，若J=K，则可完成（ ）触发器的逻辑功能 。
A、RS
B、0
C、T
D、T'
14、电路如图所示，经CP 作用后，欲使Q^n+1=Q^n，则A、B输入为( )。
A、A=0 B=1
B、A=1 B=1
C、A=0 B=0
D、A=1 B=0
15、下面所列的各触发器，能够组成移位寄存器的有( )。
A、SR锁存器
B、高电平触发的触发器
C、主从结构触发器
D、边沿触发器
16、触发器功能的表示方法有（ ）。
A、特性表
B、特性方程
C、状态图
D、时序图
17、主从RS触发器能够克服空翻，但不能消除不定态（ ）。
18、一个触发器能够记忆“0”和“1”两种状态。（ ）
19、主从结构的JK触发器在工作时，对输入信号没有约束条件。（ ）
20、RS触发器、JK触发器均具有状态翻转功能。（ ）
21、对主从结构的JK触发器，在CP为高电平期间，当J=K=1时，状态只会翻转一次。
22、JK触发器在CP作用下，若J=K=1，其状态保持不变。
23、D触发器的特征方程Qn+1=D，而与Qn无关，所以，D触发器不是时序电路。
24、JK触发器在CP作用下，若J=K=0，其状态保持不变。
25、边沿JK触发器利用传输延迟的差异而引导触发的触发器。
26、根据在CP控制下，逻辑功能的不同，常把触发器分为RS、D、JK、T、T’五类。
27、维持阻塞D触发器是在CP的上升沿触发。
28、n级触发器可以记忆2^n中不同的状态。
29、存在约束条件的是RS触发器（ ）。
30、用8级触发器可以记忆8中不同的状态。
31、维持阻塞D触发器是时钟的上升沿触发的。
32、常用集成触发器有边沿JK触发器和维持阻塞D触发器两种 。
33、对于D触发器，若现态Q^n=0，欲使次态Q^n+1=1,则D=（ ）。
34、对于Ｔ触发器，若现态Q^n=0，欲使次态Q^n+1=1，输入Ｔ＝( )。
35、触发器有( )个稳态，存储8位二进制信息要( )个触发器。（用阿拉伯数字填写）
36、RS触发器有（ ）个稳态，它可记录（ ）位二进制码。若存储一个字节的二进制信息，需要（ ）个触发器。
37、触发器是一种具有（ ）功能而且在触发脉冲作用下会翻转状态的电路。触发器具有两种可能的状态：即（ ）态和（ ）态。
38、具有两个稳定状态，并能接收、保持和输出送来的信号的电路叫（ ）。
39、一个触发器可以记忆（ ） 位二进制信息，共有（ ）种状态 。（ 用数字填写）
40、基本RS触发器可以用（ ）门或（ ）门构成 。
41、有与非门构成的基本RS触发器约束条件是（ ）。
42、把JK触发器转换为T’触发器的方法是J=（ ），K=（ ）。
第五单元作业
1、将脉冲触发的JK触发器构成D触发器。
2、试画出上升沿触发JK触发器输出端的电压波形。时钟信号和输入信号波形如图所示。设触发器的初始状态为0.
第六章 时序逻辑电路
6.1 时序逻辑电路概述随堂测验
1、时序逻辑电路特点中，下列叙述正确的是（ ）。?
A、电路任一时刻的输出只与电路原来状态有关
B、电路任一时刻的输出只与当时输入信号有关
C、电路任一时刻的输出与输入信号和电路原来状态均无关
D、电路任一时刻的输出与输入信号和电路原来状态均有关
2、时序逻辑电路按触发器的动作特点可分为（ ）时序电路和（ ?）时序电路两大类。
A、同步时序电路
B、米利型
C、穆尔型
D、异步时序电路
3、时序逻辑电路按输出信号的特点可分为（ ）时序电路和（ ?）时序电路两大类。
A、米利型?
B、同步时序电路
C、穆尔型
D、异步时序电路
4、同步时序电路的工作速度高于异步时序电路。
5、时序逻辑电路在结构方面的特点是：由具有控制作用的（ ）电路和具记忆作用（ ）电路组成。
6.2 时序逻辑电路的分析随堂测验
1、同步时序逻辑电路与异步时序逻辑电路比较，同步时序的优点是（ ） 。
A、工作速度高
B、触发器利用率高
C、电路简单
D、不收时钟控制
2、穆尔型电路的输出（ ）。
A、只与输入信号有关
B、只与电路的内部状态有关
C、与输入信号和电路的内部状态都有关
D、以上三种说法都对
3、时序逻辑电路的描述方法有（ ）。
A、转态转换表
B、特性方程
C、时序图
D、转态转换图
6.3 同步时序逻辑电路的设计随堂测验
1、4个触发器构成的十进制计数器，其无效状态是（ ）个。
A、10
B、6
C、8
D、12
2、设最简状态表包含的状态数目是m，相应的触发器的个数为n，则m和n应满足的关系是（ ）。
A、m
B、m
C、m
D、不确定
3、若状态A与B等价，B与C等价，则A与C等价。
4、时序逻辑电路设计中逻辑抽象的目的是得到（ ），从而得到（ ）方程，最后得到（ ）方程。
5、欲构成能够计最大十进制数999的计数器，至少需要（ ）个触发器。（ 填写小写数字）
6.4 寄存器随堂测验
1、数码寄存器采用的输入输出方式为（ ）。
A、并行输入，并行输出
B、并行输入，串行输出
C、并行输出，串行输入
D、串行输入，串行输出
2、寄存器的作用是用于接收、暂存、传递数码指令等信息。
3、寄存器具有存储数码和信号的功能。
4、移位寄存器就是数码寄存器，它们没有区别。
6.5 计数器随堂测验
1、计数器的应用有（ ）。
A、分频
B、计数
C、定时
D、产生节拍脉冲
2、按计数进制的不同，可将计数器分为（ ）进制?、（ ）进制和N进制计数器等类型。
A、二
B、六
C、十
D、八
3、按计数过程中数值的增减来分，可将计数器分为为（ ）计数器、（ ）计数器和（ ）计数器三种。
A、递增
B、递减
C、可逆
D、十进制
4、构成计数电路的器件必须有记忆能力。
5、用来累计和寄存输入脉冲个数的电路称为（ ）。
6.6 基于中规模集成器件的时序逻辑电路的分析随堂测验
1、具有记忆功能的逻辑电路是（ ）。
A、加法器
B、寄存器
C、计数器
D、编码器
2、一个四位二进制减法计数器的起始值为1001，经过100个时钟脉冲作用后的值为（ ）。
A、1100
B、0110
C、1101
D、0101
3、四位二进制加法计数器进位信号产生在（ ）状态变为（ ）状态。
4、十进制减法计数器的借位信号产生在（ ）状态变为（ ）状态。
6.7 任意进制计数器的设计随堂测验
1、采用中规模加法计数器74LS163构成的电路如图所示，该电路是（ ）进制加法计数器。
A、8
B、9
C、10
D、11
2、采用中规模加法计数器74LS163构成的电路如图所示，该电路是（ ）进制加法计数器。
A、10?
B、9
C、8
D、7
3、用两片同步十进制计数器74LS161构成如图所示电路。该电路是（ ）计数器。
A、58
B、59
C、60
D、61
4、5位扭环形计数器的无效状态有（ ）个。 ?
A、10
B、32
C、22
D、24
5、欲实现模10计数器，至少需要（ ）个触发器；若采用环形计数器，则需要（ ）个触发器；若采用扭环形计数器，则需要（ ）个触发器。
6.8 典型时序逻辑电路的设计随堂测验
1、下列电路不属于时序逻辑电路的是（ ）。
A、编码器
B、触发器
C、计数器
D、寄存器
2、用计数器74LS161和数据选择器74LS151构成如图所示电路，则产生的序列是（ ）。
A、01101010
B、10110110
C、10100110
D、01101011
3、下图的扭环形计数器的有效循环中包括的状态数目为（ ）。
A、4
B、6
C、16
D、8
4、用移位寄存器产生111101序列，至少需要（ ）个触发器。 ?
A、2
B、3
C、4
D、5
单元测试6
1、如题图所示电路为某寄存器的一位，该寄存器为（ ）?。?
A、单拍接收数码寄存器
B、双拍接收数码寄存器
C、单向移位寄存器
D、双向移位寄存器
2、下列电路不属于时序逻辑电路的是（ ）。
A、数码寄存器
B、编码器
C、触发器
D、可逆计数器
3、下列逻辑电路不具有记忆功能的是（ ）。
A、译码器
B、RS触发器
C、寄存器
D、计数器
4、时序逻辑电路特点中，下列叙述正确的是（ ）。
A、电路任一时刻的输出只与当时输入信号有关
B、电路任一时刻的输出只与电路原来状态有关
C、电路任一时刻的输出与输入信号和电路原来状态均有关
D、电路任一时刻的输出与输入信号和电路原来状态均无关
5、具有记忆功能的逻辑电路是（ ）。
A、加法器
B、显示器
C、译码器
D、计数器
6、数码寄存器采用的输入输出方式为（ ）。
A、并行输入，并行输出
B、串行输入，串行输出
C、并行输入，串行输出
D、并行输出，串行输入
7、下列电路不属于时序逻辑电路的是（ ）。
A、数码寄存器
B、编码器
C、触发器
D、可逆计数器
8、下列逻辑电路不具有记忆功能的是（）
A、译码器
B、RS触发器
C、寄存器
D、计数器
9、时序逻辑电路的特点中，下列叙述正确的是（ ）。
A、电路任意时刻的输出只与当时的输入信号有关
B、电路任意时刻的输出只与电路原来状态有关
C、电路任意时刻的输出与输入信号和电路原来状态均有关
D、电路任意时刻的输出与输入信号和电路原来状态均无关
10、具有记忆功能的逻辑电路是（ ）。
A、加法器
B、显示器
C、译码器
D、计数器
11、采用中规模加法计数器74LS163构成的电路如图所示，该电路是（ ）进制加法计数器。
A、十
B、九
C、十一
D、八
12、采用中规模加法计数器74LS163构成的电路如图所示，该电路是（ ）进制加法计数器。
A、五
B、八
C、九
D、十
13、用两片同步十进制计数器74160构成如图所示电路。该电路是（ ）计数器。
A、27
B、28
C、29
D、30
14、用两片同步十进制计数器74LS161构成如图所示电路。该电路是（ ）计数器。
A、59
B、60
C、61
D、58
15、用计数器74LS161和数据选择器74LS151构成如图所示电路，则产生的序列是（ ）。
A、01101010
B、01101011
C、10110110
D、10100110
16、下图的扭环形计数器的有效循环中包括的状态数目为（ ）。
A、4
B、6
C、8
D、16
17、同步时序逻辑电路与异步时序逻辑电路比较，同步时序的优点是（ ） 。
A、触发器利用率高
B、工作速度高
C、触发器利用率高
D、不受时钟控制
18、穆尔型电路的输出（ ）。
A、只与电路的内部状态有关
B、只与输入信号有关
C、与输入信号和电路的内部状态都有关
D、以上三种说法都对
19、设最简状态表包含的状态数目是m，相应的触发器的个数为n，则m和n应满足的关系是（ ）。
A、m
B、m
C、m
D、不确定
20、按计数进制的不同，可将计数器分为（ ）计数器的类型。
A、二进制
B、十进制
C、N进制
D、加减
21、计数器的应用有（ ）。
A、计数
B、分频
C、定时
D、产生节拍脉冲
22、按计数过程中数值的增减来分，可将计数器分为（ ）。
A、递增计数器
B、递减计数器
C、可逆计数器
D、可乘计数器
23、时序逻辑电路按输出信号的特点可分为（ ）时序电路和（ ?）时序电路两大类。
A、同步时序电路
B、米利型
C、穆尔型
D、异步时序电路
24、寄存器具有存储数码和信号的功能。
25、移位寄存器只能串行输出。
26、移位寄存器就是数码寄存器，它们没有区别。
27、同步时序电路的工作速度高于异步时序电路。
28、移位寄存器有接收，暂存，清除和数码移位等作用。
29、构成计数电路的器件必须有记忆能力。
30、寄存器存放数据的方式有并行和串行，取出数据的方式有并行输出和串行输出。
31、寄存器具有存储数码和信号的功能。
32、构成计数电路的器件必须有记忆能力。
33、移位寄存器只能串行输出。
34、移位寄存器就是数码寄存器，它们没有区别。
35、同步时序电路的工作速度高于异步时序电路。
36、移位寄存器有接收、暂存、清除和数码移位等作用。
37、用n 个触发器构成的计数器，计数容量最多可为2^n。
38、若状态A与B等价，B与C等价，则A与C等价。
39、时序逻辑电路按触发器的动作特点可分为（ ）时序电路和（ ?）时序电路两大类。
40、按计数进制的不同，可将计数器分为（ ）进制?、（ ）进制和N进制计数器等类型。（ 用大写数字填写）
41、用来累计和寄存输入脉冲个数的电路称为（ ）。
42、时序逻辑电路在结构方面的特点是：由具有控制作用的（ ）电路和具记忆作用（ ）电路组成。
43、寄存器的作用是用于（ ）?、（ ）、（ ）数码指令等信息。
44、按计数过程中数值的增减来分，可将计数器分为为（ ）计数器、（ ）计数器和（ ）计数器三种。
45、时序逻辑电路按状态转换情况可分为（ ）时序电路和（ ）时序电路两大类。
46、用来累计和寄存输入脉冲个数的电路称为（ ）。
47、寄存器的作用是用于（ ）、（ ）、（ ）数码指令等信息。
48、数码寄存器采用的输入输出方式为（ ）输入和（ ）输出。
49、4个触发器构成的十进制计数器，其无效状态是（ ）个。（填写小写数字）
50、时序逻辑电路设计中逻辑抽象的目的是得到（ ），从而得到（ ）方程，最后得到（ ）方程。
51、欲构成能够计最大十进制数999的计数器，至少需要（ ）个触发器。（ 填写小写数字）
52、一个四位二进制减法计数器的起始值为1001，经过100个时钟脉冲作用后的值为（ ）。
53、四位二进制加法计数器进位信号产生在（ ）状态变为（ ）状态。
54、十进制减法计数器的借位信号产生在（ ）状态变为（ ）状态。
55、用移位寄存器产生111101序列，至少需要（ ）个触发器。
56、欲实现模10计数器，至少需要（ ）个触发器；若采用环形计数器，则需要（ ）个触发器；若采用扭环形计数器，则需要（ ）个触发器。
57、5位扭环形计数器的无效状态有（ ）个。
第六单元作业
1、分析如图所示电路功能。
2、用计数器74LS161和数据选择器74LS151设计一个能产生01101011序列码的序列信号发生器。
第七章 半导体存储器
7.1 随机存储器随堂测验
1、SRAM存储单元（ ）。
A、是一个双稳态触发器
B、在掉电后能继续存储数据
C、读写次数不超过10000次
D、相当于移位寄存器中的一位
2、利用双稳态触发器作为存储单元的半导体存储器是（ ）RAM。
A、动态
B、静态
C、PLD中的
D、数字信号处理器（DSP） 中的
3、随机存储器RAM在掉电后数据将（ ）。
4、容量为16K*8bit的RAM的地址输入线有（ ）条。
5、和相同容量的静态RAM比较，动态RAM的存储速度（ ），体积（ ），外围电路（ ）。
7.2 只读存储器随堂测验
1、快闪式存储器不但具有EPROM结构简单、编程可靠的优点，而且具有( )的特性。
A、速度快
B、快速擦除
C、功耗低
D、集成度高
2、EPROM是指可擦除的可编程的只读存储器。
3、已知Intel是4KB的ROM集成电路芯片，它有地址线（ ）条，数据线（ ）条。
4、设ROM的地址线为,输出为,该ROM的容量为（ ）bit。
5、存储器件ROM的基本结构主要是由（ ）和存储阵列组成。
6、某台计算机有8位并行数据输入\输出端，这台计算机的最大存储容量为64Kb，计算机的内存储器设置地址线为（ ） 位。
7.3 半导体存储器的应用随堂测验
1、若用容量为256*4bit的RAM构成1024*8bit的RAM，需要（ ）片。
A、8
B、6
C、10
D、12
2、用8K*8位的EPROM构成64K*8位存储器，共需要（ ）EPROM，系统需要（ ）地址译码进行寻址操作。
A、8片，64位
B、10片，16位
C、16片，15位
D、8片，16位
3、用（ ）片256*4位的ROM芯片可扩展成512*8位的ROM。
A、8
B、4
C、2
D、16
4、存储器的容量扩展包括（ ）扩展和（ ）扩展。
单元测试7
1、ROM主要由（ ）和（ ）两部分组成。
A、地址译码器和存储矩阵
B、地址译码器和触发器
C、触发器和存储矩阵
D、触发器和译码器
2、只能读出不能在线写入，但信息可永久保存的存储器是（ ）。
A、ROM
B、RAM
C、EPROM
D、DRAM
3、只能一次写入信息的存储器是（ ）。
A、POM
B、PROM
C、RAM
D、EPROM
4、有6条地址线和8条数据线的存储器有（ ）个存储单元。
A、1536
B、48
C、512
D、516
5、某EPROM有8条数据线，13条地址线，则其存储容量为（ ）。
A、8k byte
B、8k bit
C、16k byte
D、64k byte
6、在VHDL语言中，实体用来描述一个设计单元的（ ）信息。
A、行为、元件和连接关系
B、元件、子程序和公用数据类型
C、名称和端口引脚
D、可编译的设计单元
7、已知Intel 2114是1k*4位的RAM集成电路芯片，它有地址线（ ）条，数据线（ ）条。
A、10;4
B、10;2
C、8;2
D、10;8
8、用1M*4的DRAM芯片通过（ ）扩展可以获得4M*8的存储器。
A、位和字
B、位
C、字
D、字节
9、在下列电路中，不属于时序逻辑电路的器件是（ ）。
A、计数器
B、移位寄存器
C、半导体随机存储器RAM
D、半导体只读存储器ROM
10、有10条地址线的半导体存储芯片，若采用矩阵译码方式，则有（ ）条储单元选择控制线。
A、1024
B、2048
C、32
D、64
11、有10条地址线的半导体存储芯片，若采用字译码方式，则有（ ）条储单元选择控制线。
A、1024
B、2048
C、32
D、64
12、用ROM设计时序逻辑电路时，还需增加（ ）。
A、晶体管
B、逻辑门
C、与非门
D、触发器
13、SRAM存储单元（ ）。
A、SRAM存储单元（ ）。
B、读写次数不超过10000次
C、在掉电后能继续存储数据
D、相当于移位寄存器中的一位
14、利用双稳态触发器作为存储单元的半导体存储器是（ ）RAM。
A、静态态
B、动态
C、PLD中的
D、数字信号处理器（DSP） 中的
15、快闪式存储器不但具有EPROM结构简单、编程可靠的优点，而且具有E2PROM( )的特性。
A、快速擦除
B、速度快
C、功耗低
D、集成度高
16、若用容量为256*4bit的RAM构成1024*8bit的RAM，需要（ ）片。
A、6
B、8
C、10
D、12
17、用8K*8位的EPROM构成64K*8位存储器，共需要（ ）EPROM，系统需要（ ）地址译码进行寻址操作。
A、8片，64位
B、10片，16位
C、8片，16位
D、16片，15位
18、用（ ）片256*4位的ROM芯片可扩展成512*8位的ROM。
A、4
B、6
C、8
D、10
19、半导体存储器的结构包括（ ）、（ ）和（ ）等组成部分。
A、地址译码器；
B、输出控制电路
C、随机存储器
D、存储单元
20、随机存取存储器（RAM）的缺点是不能长久保存信息，一旦掉电，所存信息就会丢失。
21、在使用中需要定时刷新的半导体器件是ROM。
22、在结构上与存储阵列和或存储阵列都能编程的器件是ROM。
23、ROM和PLA在结构上的相同之处是都有一个可编程的与阵列。
24、如果构成半导体存储器中的一个字的二进制位数是16，则字的长度可以称为字。
25、已知某存储器芯片有地址线12条地址，有数据线8条，则该存储器的存储容量是4096*8位。
26、将Intel 2114(1k*4位)RAM扩展成为16k*8位的存储器，需要Intel 2114芯片的片数以及需要增加的地址线条数分别为32片和4条。
27、半导体存储器对存储单元的寻址一般有字译码和矩阵译码两种方式。
28、EPROM是指可擦除的可编程的只读存储器。
29、半导体存储器分为（ ）和（ ）。（请填写英文缩写）
30、反映存储器性能好坏的重要指标是（ ）和（ ）。
31、可以多次改写存储内容的存储器是（ ）。（填写英文缩写）
32、
学习通数字电子技术基础_4
数字电子技术是以数字信号作为信息传递的基础的电子技术。本课程将向大家介绍数字电子技术基础。
课程内容
本课程主要包含以下几个部分：
- 逻辑门电路
- 组合逻辑电路
- 时序逻辑电路
逻辑门电路
逻辑门电路是数字电子电路的基本构建单元。在逻辑门电路中，我们可以通过逻辑门的组合实现各种逻辑运算。
逻辑门电路主要包括以下几种：
| 逻辑门 | 符号 | 功能 |
|---|---|---|
| 与门 | & | 当所有输入都为1时输出为1，否则输出为0。 |
| 或门 | | | 只要有一个输入为1时输出为1，否则输出为0。 |
| 非门 | ~ | 输入为1时输出为0，输入为0时输出为1。 |
| 异或门 | ⊕ | 两个输入相同输出为0，不同输出为1。 |
组合逻辑电路
组合逻辑电路由多个逻辑门电路组合而成。在组合逻辑电路中，每个逻辑门的输出都会作为下一个逻辑门的输入，通过逻辑门电路的组合，我们可以实现多种复杂的逻辑运算。
组合逻辑电路常用于数字电子系统中的信号处理、控制等部分。
时序逻辑电路
时序逻辑电路是一种能够处理时序信息的数字电子电路。时序逻辑电路中包含了时钟、触发器等部分，可以处理序列信号、计数器等一系列时序信息。
时序逻辑电路常用于数字电子系统中的时序控制、计数器等部分。
总结
本课程介绍了数字电子技术的基础，包括逻辑门电路、组合逻辑电路和时序逻辑电路。逻辑门电路是数字电子电路的基本构建单元，组合逻辑电路和时序逻辑电路应用广泛，是数字电子系统中很重要的部分。
利用欧拉-拉格朗日方程，事实上可以推导出牛顿三大定律。
A.经纬仪的粗平操作应()。
B.实现了人的“自由个性”的发展,是
C.镜头的视场角越窄，镜头的焦距越（ ）。
D.NFT的设施主要有哪几部分组成（）
贪心算法与动态规划算法的主要区别是
A.急诊室在物品管理中要重视“急”，抢救物品准备中要做到“五定”的内容
B.阿基米德蜗杆传动中，规定 () 上的参数为标准值。
C.c2eae93a27a743b2bcbf0666ab6b9b2d.png
D.进入大学后，大学生需要树立新的学习理念，这些理念包括（ ）。
我国确立（ ）为一项基本国策
A.任务驱动法是建立在（）教学理论基础上的一种教学方法。
B.阻塞高压是温压场比较对称的深厚的暖性高压。
C.高产水稻土pH一般为中性或偏酸。（ ）
D.从哪解读时尚的四方面角度“表现”
我校心理咨询室位于图书馆302。
A.CIF价不包括国外保险费。
B.纵隔肿瘤患者出现通气功能障碍的原因
C.祥林嫂是鲁迅哪部作品中的人物（ ）。
D.螺旋钻探方法一般不适用于以下哪种地层（ ）
以下不属于糖代谢途径限速酶的是_
A.立法体系中的宪法与法律体系中的宪法是一样的。()
B.合并两个单元格的内容可以用“” 符号。
C.图中基础底部X向钢筋在Y向钢筋下方。
D.土壤质地是指根据不同机械组成所产生的特性而划分的土壤类型。（ ）
下列关于捷联式惯导系统方案的根本特点描述正确的是（ ）。
A.下列与津液输布排泄有关的是：（ ）
B.论述外国园林发展概况及其造园特点。
C.评分法也被称为差异评分法。（ ）
D.郑玄说：“易一名而含三义”，是指
对于确实是企业方的过失，要详尽了解，向车主道歉；对车主的误会，也不应该指出。
A.知识获得的途径主要是通过直观
B.均匀变化的电场在其周围产生均匀变化的磁场.
C.过渡时期总路线的显著特点是：
D.我们对中美贸易摩擦应秉持的正确态度是（）。
以表达方式为分类标准，导语主要可分为：
A.下列哪个选项与销售预算没有直接的衔接关系
B.对于经济全球化，下面哪种说法不正确
C.活塞式水驱油不考虑由于油水密度的不同而将引起重力分异现象。
D.下列哪些理论属于筹资流动性风险管理理论的范畴
在AutoCAD中，定义块属性时，要使属性为定值，可选择的模式是（ ）。
A.涉禽嗜眼吸虫的中间宿主为以下哪种螺类
B.同一主族自上而下，元素的电离能逐渐减小，即失电子能力逐渐增强
C.框架柱上、下层截面高度不同时，从下至上，边柱一般采取外缩，中柱采取两边缩
D.“枯藤、老树、昏鸦”可以用一组大远景加一组空镜头来表现。
下列属于脂溶性抗氧剂的是
A.构成音乐主题的两个基本要素是（ ）。
B.现浇砼平板是指不带梁直接用柱支承的板。( )
C.Revit梁的另一结构用途是作为结构桁架的弦杆。
D.质量不符合要求时，经返工或返修的检验批，应（）进行验收。
下列不是免疫球蛋白的是（ ）
A.IPV6首部由固定首部与扩展首部两部分组成。
B.科目汇总表不仅可以起到试算平衡的作用，还可以反映账户之间的对应关系。（ ）
C.已知俯、左视图，选择正确的主视图（ ）。
D.我国设施园艺目前存在的问题包括（ ）。
基于设计研究的核心思想（）。
A.下列泵中，（）不是叶片式泵。
B.财产清查是直接用于对交易或事项的账务处理，它是一种会计账务处理方法。
C.工程建设项目的风险，可以用项目某一经济效益指标发生负偏离的概率来度量。
D.复合材料与合金是同一类材料。
属于个人主义人生观的是（）
A.在下列采购类型中，不属于按采购制度进行分类的类别是( )。
B.相位不连续的2FSK信号可看成是以下哪两个信号的叠加（ ）
C.破坏计算机信息系统罪的主观方面为（）
D.下列各项中，不属于车船税征税范围的是（）。
已知物体的主视图，正确的左视图是（ ）。
A.缩短应收账款周转天数，则有利于
B.平面图形的分析包括( )
C.Tollens试剂不能发生银镜
D.广义积分收敛时，( )。
