超星2021春 数字电子技术基础（王永玲威海）章节答案(学习通2023完整答案)
73 min read超星2021春 数字电子技术基础（王永玲威海）章节答案(学习通2023完整答案)
逻辑代数基础
1、超星春数同模拟信号相比，字电数字信号具有________性。技术基础节答一个数字信号只有________种取值，王永完整分别表示为________和________。玲威
A、海章连续性，案学2，习通1，答案2
B、超星春数数字性，字电2，技术基础节答1，王永完整2
C、玲威对偶性，海章2，0，1
D、离散性，2，0，1
2、二进制数10111011等于十进制数 。
A、107
B、187
C、287
D、256
3、十进制数437的8421BCD码是 。
A、010000110111
B、110001110011
C、110110101
D、010000111111
4、逻辑代数中有三种基本运算：________、________和________。
A、与，或，非
B、与非，或非，与或非
C、与非，或，与或
D、或非，与或，与或非
5、与运算的法则可概括为：有0出________，全1出________；类似地或运算的法则为________。
A、1，0，有1出1，全0出0
B、0，1，有1出1，全0出0
C、0，1，有0出1，全0出0
D、0，1，有1出1，全1出0
6、在下列编码中， 编码方式抗干扰能力强。
A、格雷码
B、余三码
C、自然二进制码
D、8421BCD码
7、下列说法中与BCD码的性质不符的是 。
A、一组4位二进制数组成的数码只能表示1位十进制数。
B、BCD码有多种码制。
C、BCD码是一组4位二进制数，能表示十六以内的十进制数。
D、BCD码是一种用4位二进制数表示1位十进制数的代码。
8、已知某逻辑函数表达式，则其对偶式为 。
A、
B、
C、
D、
9、数字信号是指 。
A、在时间上离散的信号。
B、在数值上离散的信号。
C、时间上离散、数值上连续的信号。
D、在时间和数值上都离散的信号。
10、已知逻辑变量A、B，则对应的逻辑运算关系是 。
A、与或非逻辑运算
B、或非逻辑运算
C、异或逻辑运算
D、同或逻辑运算
11、已知逻辑变量A、B，则对应的逻辑运算关系是 。
A、与或非逻辑运算
B、或逻辑运算
C、异或逻辑运算
D、同或逻辑运算
12、N进制数转为十进制数的位权展开式为 。
A、
B、
C、
D、
13、在下列逻辑式中，正确的逻辑公式是 。
A、
B、
C、
D、
14、在逻辑运算中，如果X+Y =X+Z，那么Y =Z。
15、在逻辑运算中，如果XY = XZ，那么Y =Z。
16、在逻辑运算中，如果，那么。
17、已知逻辑变量A、B、C，则与为非逻辑运算关系。
18、
19、
20、
21、与非逻辑运算的法则可概述为：有 出 ，全 出 。
22、或非逻辑运算的法则可概述为：有 出 ，全 出 。
23、已知逻辑变量A、B，则与为 逻辑运算关系。
24、循环码的特点是相邻的2个编码之间只有 位码元不同。
25、
第二讲 逻辑函数的代数化简
逻辑函数的代数化简
1、逻辑函数F (A,B,C,D)=AB + BC +CD 写成最小项之和，其结果应为∑m (__________)
A、(3，6，7，10，12，13，14，15)
B、(3，6，7，11，12，13，14，15)
C、(3，6，7，11，14，15)
D、(3，6，7，11，12，13，14，15，16)
2、用公式法将下列函数化简为最简与-或式，则正确答案为 。
A、1，AD
B、0，AD
C、1，ACD
D、1，
3、根据反演规则，若，则 。
A、
B、
C、
D、
4、下列说法不正确的是________。
A、全部最小项之和恒等于1
B、最小项的反是最大项
C、最小项的对偶式是最大项
D、任意两个最小项和 ( i ≠j )的乘积恒等于0
5、函数的最简与-或式为 ，其对偶式的最简与-或式为 。
A、，
B、，
C、，
D、，
6、逻辑函数有多种表示方式，其中可以唯一地描述一个逻辑函数的方式是 。
A、真值表
B、逻辑表达式
C、逻辑电路图
D、工作波形图
7、已知逻辑函数F =ABC +CD，则在下列选项中令F = 1的是 。
A、A =0，BC =1
B、B =1，C =1
C、C =1，D =0
D、BC =1，D =1
8、下述错误的逻辑等式是 。
A、
B、
C、
D、
9、逻辑等式的反演式为 。
A、
B、
C、
D、
10、逻辑等式的对偶式为 。
A、
B、
C、
D、
11、已知逻辑函数，，试分析两者之间的逻辑关系是 。
A、
B、和互为对偶式
C、
D、
12、用代数法化简逻辑函数，则其最简与-或式为 。
A、B
B、B+AD
C、AB+DE
D、B+DE
13、用代数法化简逻辑函数，则其最简与-或式为 。
A、
B、
C、
D、
14、用代数法化简逻辑函数，则其最简与-或式为 。
A、
B、
C、
D、
15、用代数法化简逻辑函数，在下列化简结果中，错误的化简结果是 。
A、
B、
C、
D、
16、求一个逻辑函数F 的对偶式，可以对原逻辑式进行如下变换，其中错误的是 。
A、逻辑运算符号“.”、“+”互换
B、逻辑变量保持不变
C、原变量换成反变量，反变量换成原变量
D、逻辑常量“0”、“1”互换
17、已知有4个逻辑变量，它们能组成的最小项的个数为 ，这4个逻辑变量的任意两个最小项相与，结果恒等于 。
18、已知有4个逻辑变量，它们能组成的最小项的个数为 ，这4个逻辑变量的全部最小项相或，结果恒等于 。
19、已知某三变量逻辑函数，则其标准与-或式Y =∑m (______________)。
20、已知某三变量逻辑函数，则其标准与-或式F =∑m (______________)。
21、用代数法化简逻辑函数，则其最简与-或式为F = 。
第三讲 逻辑函数的卡诺图化简
逻辑函数的卡诺图化简
1、采用卡诺图化简逻辑函数如下图所示，其中正确的化简结果是 。 (1) (2) (3) (4)
A、(1)、(2)、(3)
B、(2)、(3)、(4)
C、(1)、(2)、(4)
D、(1)、(2)、(3)、(4)
2、已知逻辑函数，按照由高到低A,B,C的排序填写函数卡诺图，则P (A,B,C )=∑m ( )。
A、=∑m (1,2,4)
B、=∑m (1,2,3,7)
C、=∑m (1,2,4,7)
D、=∑m (1,2,4,6)
3、已知逻辑函数P (A,B,C )=∑m (3,5,6,7)，卡诺图化简可得最简与-或式为 。
A、
B、
C、
D、
4、已知某逻辑函数的卡诺图如下图所示，图中X为约束项。该逻辑函数的最简与-或式为 。
A、
B、
C、
D、
5、用卡诺图化简逻辑函数，则正确答案为 。
A、
B、
C、
D、
6、用卡诺图化简逻辑函数，则正确答案为 。
A、
B、
C、
D、
7、用卡诺图化简逻辑函数，则正确答案为 。
A、
B、
C、
D、
8、用卡诺图化简逻辑函数，则正确答案为 。
A、
B、
C、
D、
9、已知逻辑函数、，设，则在下列函数卡诺图中，F 的函数卡诺图为 。 (1) (2) (3) (4)
A、图(1)
B、图(2)
C、图(3)
D、图(4)
10、已知逻辑函数、，设，则逻辑函数F 的最简与-或式为 。
A、
B、
C、
D、
11、用卡诺图化简逻辑函数，则其最简与-或式为 。
A、
B、
C、
D、
12、已知逻辑函数为，约束条件为AB +AC =0，用卡诺图化简得到最简与-或式为 。
A、
B、
C、
D、
13、已知逻辑函数、，试分析在下列卡诺图中，分别与、、相对应的函数卡诺图为 。 (1) (2) (3)
A、(3)、(1)、(2)
B、(1)、(3)、(2)
C、(1)、(2)、(3)
D、(3)、(2)、(1)
14、用卡诺图化简逻辑函数，则其最简与-或式为 。
A、
B、
C、
D、
15、已知逻辑函数为，约束条件为AB +AC =0，用卡诺图化简得到最简与-或式，下述选项中错误的化简结果为 。
A、
B、
C、
D、
第四讲 简单门电路与TTL门电路
简单门电路与TTL门电路
1、在数字电路中，稳态时三极管一般工作在 状态。在下图中，若，则晶体管 ，此时= ；欲使晶体管处于饱和状态，需满足的条件为 。
A、放大，截止，5V，
B、开关，截止，3.7V，
C、开关，饱和，0.3V，
D、开关，截止，5V，
2、下图为某门电路的特性曲线，试据此确定它的下列参数：输出高电平 ；输出低电平 ；输入短路电流 ；高电平输入漏电流 。
A、3V，0.3V，1.4mA，0.02mA
B、3V，0.3V，1.6mA，0.02mA
C、3V，0.3V，0.02mA， 1.4mA
D、2V，0.3V，1.4mA，0.04mA
3、由TTL门组成的电路如下图所示，已知它们的输入短路电流＝1.6mA，高电平输入漏电流＝40μA。试问：当A =B =1时，G1的 电流为 ；A =0时，G1的 电流为 。
A、拉，3.2mA，灌，160 μA
B、灌，6.4mA，拉，160 μA
C、灌，3.2mA，拉，160 μA
D、灌，3.2mA，拉，80 μA
4、TTL门电路扇出系数 ； 其含义为 。
A、或；能带同类门的数量
B、或；最多能带同类门的数量
C、；最多能带同类门的数量
D、；能带同类门的数量
5、TTL逻辑门的低电平噪声容限 ，高电平噪声容限 。
A、、
B、、
C、、
D、、
6、在下图所示电路中，二极管具有理想特性，试分析电路输入A、B、C与输出P的逻辑关系为 。
A、
B、
C、
D、
7、在下图所示电路中，二极管具有理想特性，试分析电路输入A、B、C与输出P的逻辑关系为 。
A、
B、
C、
D、
8、由双极型晶体管组成的开关电路，使其工作于饱和区的条件是 。
A、
B、(开启电压)
C、
D、
9、设TTL异或门的输入端为A、B，若将其作反相器使用，则A、B端应 连接。
A、A、B端并联在一起使用
B、不能实现
C、A或B端有1个接入高电平
D、A或B端有1个接入低电平
10、TTL门电路采用推拉式输出结构，其主要优点是降低电路的 ，提高电路 的能力。
A、传输延时时间，抗干扰
B、静态功耗，驱动负载
C、传输延时时间，驱动负载
D、静态功耗，抗干扰
11、已知某TTL非门的电压传输特性、输入和输出特性曲线如下图所示，则其高电平噪声容限 和低电平噪声容限 。
A、1.5V，0.7V
B、0.7V，1.5V
C、3V，0.8V
D、0.8V，3V
12、已知某TTL非门的电压传输特性、输入和输出特性曲线如下图所示，则其扇出系数 。
A、150
B、5
C、450
D、15
13、电路如图所示，设图中元件参数选择合理，晶体管工作于开关状态，则电路的输出逻辑函数表达式为 。
A、
B、
C、
D、
14、门电路结构如下图所示，该电路实现了 逻辑运算功能。
15、门电路结构如下图所示，该电路实现了 逻辑运算功能。
16、设图中PN结的导通压降为0.7V，试求当电路输入，时，晶体管VT1的基极电位 V。
17、设图中PN结的导通压降为0.7V，试求当电路的输入时，VT1的基极电位 V。
18、数字电路中的三极管一般工作于 区和 区，而 区只是一种过渡状态。
19、已知某逻辑电路的，,,,则其高电平噪声容限 V。
20、已知某逻辑电路的，,,,则其低电平噪声容限 V。
第五讲 TTL门电路与其它门电路
TTL门电路与其它门电路
1、TTL门电路输入端悬空时，应视为 ；此时如用万用表测量输入端的电压，读数约为 。
A、不定，1.4V
B、高电平，3.5V
C、低电平，0V
D、高电平，1.4V
2、集电极开路门在使用时须在 与 之间接一电阻。
A、输出端，地
B、输出端，电源
C、输出端，输入端
D、电源，输入端
3、CMOS门电路的特点：静态功耗 ；而动态功耗随着工作频率的提高而 ；输入电阻 ；噪声容限 于TTL门。
A、很大，增加，很大，低
B、极低，减小，很大，高
C、极低，增加，很大，高
D、极低，增加，很大，低
4、在下列门电路中，输出端不可以并联使用的是 。
A、具有推挽输出结构的TTL门电路
B、集电极开路门（OC）
C、三态门
D、CMOS传输门
5、CMOS电路如下图所示，TG为CMOS传输门，G为TTL与非门，则C =0时，P = ; C =1时，P = 。
A、，0
B、1，A
C、0，
D、，1
6、TTL门电路多余输入端的正确处理方法是 。
A、将与门、与非门的多余输入端接地。
B、将与门、与非门的多余输入端通过电阻接地。
C、将与门、与非门的多余输入端接。
D、将或门、或非门的多余输入端悬空。
7、使用TTL门电路时，其多余输入端的正确处理方法是 。
A、将或门、或非门的多余输入端悬空。
B、将或门、或非门的多余输入端接。
C、将与门、与非门的多余输入端通过小电阻接地。
D、将或门、或非门的多余输入端接地。
8、使用CMOS门电路时，其多余输入端的正确处理方法是 。
A、将或门、或非门的多余输入端悬空。
B、将与门、与非门的多余输入端悬空。
C、将与门、与非门的多余输入端接。
D、将与门、与非门的多余输入端接地。
9、集电极开路门(OC门)常被用于 。
A、输出高、低电平以及高阻态
B、构成开关电路，传输模拟、数字信号
C、信号放大、整形和滤波
D、实现“线与”和逻辑电平的转换
10、能够双向传输数字信号的器件是 。
A、三态门
B、集电极开路门(OC门)
C、漏极开路门(OD门)
D、异或门
11、由TTL三态门组成的电路如图所示，则电路的输出逻辑函数表达式为 。
A、
B、
C、
D、
12、图示电路中G1为TTL三态门，G2为TTL与非门，万用表的内阻20kΩ/V，量程5V。设电路输出高电平=3.6V，输出低电平=0.3V。试分析当C =1、开关S闭合导通时，= V，= V 。
A、1.4V，0.3V
B、0V，0.3V
C、3.6V，0.3V
D、1.4V，3.6V
13、图示电路中G1为TTL三态门，G2为TTL与非门，万用表的内阻20kΩ/V，量程5V。设电路输出高电平=3.6V，输出低电平=0.3V。试分析当C =1、开关S截止关断时，= V，= V 。
A、1.4V，0.3V
B、0V，0.3V
C、3.6V，0.3V
D、1.4V，3.6V
14、图示电路中G1为TTL三态门，G2为TTL与非门，万用表的内阻20kΩ/V，量程5V。设电路输出高电平=3.6V，输出低电平=0.3V。试分析当C =0、开关S闭合导通时，= V，= V 。
A、1.4V，0.3V
B、0V，0.3V
C、3.6V，0.3V
D、1.4V，3.6V
15、图示电路中G1为TTL三态门，G2为TTL与非门，万用表的内阻20kΩ/V，量程5V。设电路输出高电平=3.6V，输出低电平=0.3V。试分析当C =0、开关S截止关断时，= V，= V 。
A、1.4V，0.3V
B、0V，0.3V
C、3.6V，0.3V
D、1.4V，3.6V
16、下图所示电路由CMOS门构成，试分析电路输出的最简与-或式为 。
A、
B、
C、
D、
17、下图所示CMOS门电路的逻辑功能是 。
A、
B、
C、
D、
18、下图所示CMOS门电路的逻辑功能是 。
A、
B、
C、
D、
19、图示为TTL门电路，该电路能够实现非逻辑运算功能。
20、图示为TTL门电路，该电路能够实现非逻辑运算功能。
21、图示为TTL门电路，该电路能够实现非逻辑运算功能。
22、图示为TTL门电路，该电路能够实现非逻辑运算功能。
23、图示为TTL门电路，该电路能够实现非逻辑运算功能。
24、图示为CMOS门电路，该电路能够实现非逻辑运算功能。
25、图示为CMOS门电路，该电路能够实现非逻辑运算功能。
26、图示为CMOS门电路，该电路能够实现非逻辑运算功能。
第六讲 组合电路的分析与设计
组合电路的分析与设计
1、分析如图所示电路的逻辑功能，正确答案为 。
A、当输入不同时，输出为1；当输入相同时，输出为0
B、当输入不同时，输出为0；当输入相同时，输出为1
C、当输入有奇数个1时，输出为1； 否则为0
D、当输入有偶数个1时，输出为1； 否则为0
2、设A、B为逻辑门的两个端入端，Y为输出。已知A、B和Y的波形如图所示，则该门电路执行的是____逻辑操作。
A、与
B、与非
C、或
D、或非
3、用与非门构成的逻辑电路如下图所示，其中逻辑函数式错误的项是 。
A、图(1)
B、图(2)
C、图(3)
D、图(1)和图(2)
4、与下图所示逻辑图相对应的正确逻辑关系为 。
A、与非逻辑
B、或非逻辑
C、同或逻辑
D、异或逻辑
5、采用全加器组成的电路如图所示，试分析电路输出F1、F2、F3和F4的逻辑函数式为 。
A、
B、
C、
D、
6、已知某三输入的门电路，输入信号A、B、C和输出信号Y的波形如图所示，则该门电路执行的是 逻辑操作。
A、与
B、与非
C、或
D、或非
7、下图所示电路中，与逻辑式Y1=AB+BC、Y2=(A+B)(A+C)对应的逻辑图顺序是 。
A、图(1)；图(2)
B、图(2)；图(1)
C、图(1)；图(1)
D、图(2)；图(2)
8、在下图中，与逻辑式Y1=A+BC、Y2=A(B+C)+BC对应的逻辑图顺序是 。
A、图(1)；图(2)
B、图(2)；图(1)
C、图(1)；图(1)
D、图(2)；图(2)
9、下图所示逻辑图的正确逻辑函数式为 。
A、
B、
C、
D、
10、下图所示逻辑图的正确逻辑函数式为 。
A、
B、
C、
D、
11、从下图所示逻辑图中，选出不能实现“异或”逻辑关系的一项为_____。
A、图(1)
B、图(2)
C、图(3)
D、图(4)
12、组合逻辑电路是由 构成的。
A、触发器
B、门电路
C、寄存器
D、计数器
13、试分析下图所示电路的逻辑功能，其输出逻辑函数表达式为 ，电路的逻辑功能是 。
A、，奇偶校验器
B、，全加器的和
C、，全减器的差
D、，数码比较器
14、逻辑电路如下图所示，当取S 和C 作为电路的输出时，此电路的逻辑功能是 。
A、全加器
B、全减器
C、半加器
D、半减器
15、逻辑电路如下图所示，当取P 和L 作为电路的输出时，此电路的逻辑功能是 。
A、全加器
B、全减器
C、半加器
D、半减器
16、某水仓装有大小两台水泵排水，如下图所示。试设计一个水泵启动、停止逻辑控制电路，设有3个水位传感器H、M、L，水位高于传感器为1，反之为0；水泵开动为“1”，停止为“0”。具体要求是：当水位在H 以上时，大小水泵同时开动；水位在H、M 之间时，只开大泵F 2；水位在M、L 之间时，只开小泵F 1；水位在L 以下时，停止排水。请写出该控制电路输出的最简与-或表达式为 和 。
A、；
B、；
C、；
D、；
17、用二输入与非门实现的逻辑电路如下图所示，试分析该电路的逻辑功能，下列说法正确的是 。
A、该电路实现全加器的逻辑功能，X为和的输出，Y为进位输出。
B、该电路实现全加器的逻辑功能，X为进位输出，Y为和的输出。
C、该电路实现全减器的逻辑功能，X为差的输出，Y为借位输出。
D、该电路实现全减器的逻辑功能，X为借位输出，Y为差的输出。
18、某汽车驾驶员培训班进行结业考试，有三名评判员，其中A 为主评判员，B 和C 为副评判员。在评判时，按照少数服从多数，并且得到主评判员的认可，方可通过的原则。根据题意进行设计，设裁判认可为"1"，成绩通过为"1"，则该电路正确的输出逻辑表达式为 。
A、
B、
C、
D、
19、设计一个组合逻辑电路，输入为4位二进制码B3B2B1B0。要求实现的逻辑功能是：当B3B2B1B0是8421BCD码输入时，电路输出Y=1；否则Y=0。要求用集电极开路的与非门设计实现该电路，则与之对应的逻辑表达式是 。
A、
B、
C、
D、
20、组合逻辑电路的一般分析步骤如图所示，按照ABCDEF的顺序，填入如下分析步骤，正确的排序为 。 (1)列电路的真值表； (2)画函数卡诺图； (3)用公式法化简逻辑函数； (4)从输入到输出逐级写逻辑函数式； (5)分析电路的逻辑功能； (6)用卡诺图化简逻辑函数。
A、(1) ? (4) ?(3) ? (2) ? (6) ? (5)
B、(5) ? (1) ?(3) ? (2) ? (6) ? (4)
C、(4) ? (2) ?(6) ? (3) ? (1) ? (5)
D、(4) ? (2) ?(6) ? (1) ? (3) ? (5)
21、已知某组合逻辑电路的工作波形如下图所示，其中A、B 为输入信号，L 为输出信号，试分析电路输出L 的逻辑表达式为 。
A、
B、
C、
D、
22、下列可以唯一描述组合逻辑电路功能的方式是 。
A、卡诺图
B、逻辑电路图
C、工作波形图
D、VHDL
第七讲 代码转换电路
代码转换电路
1、用最小项译码器74LS138和逻辑门组成的电路如图所示，求电路输出Y = ，Z = ，实现 功能。
A、，，全加器
B、，，全加器
C、，，全减器
D、，，全减器
2、由集成四位全加器74LS283和或非门构成的电路如图所示，已知输入DCBA 为8421BCD码，试分析并写出表达式 ，输出为 码。
A、D+CB+AB；2421BCD码
B、D+CB+AB；5421BCD码
C、D+CB+CA；2421BCD码
D、D+CB+CA；5421BCD码
3、下图所示LED显示器件为共 极，使用时, 通常在a~g 7个输入端串联阻值为300W~500W的电阻，其作用为 。
A、阳；限流
B、阴；限流
C、阴；限压
D、阳；限压
4、由3线/8线译码器74LS138和与非门构成的电路如图所示，电路输出P 1= ，实现 功能。
A、，一致性判别电路
B、，奇偶校验电路
C、，一致性判别电路
D、，奇偶校验电路
5、下表所示为某电路的功能真值表，输入为S3、S2、S1、S0，输出为D1、D0，此电路称为 。
A、加法器
B、译码器
C、代码转换译码器
D、编码器
6、由3线/8线译码器74LS138和与非门构成的电路如下图所示，试分析并说明其逻辑功能是 。
A、全加器
B、全减器
C、奇偶校验电路
D、一致性判别电路
7、用集成四位全加器74LS283和二输入与非门设计代码转换电路如下图所示，设电路输入DCBA为8421BCD码，试分析全加器的输出是 码。
A、余三码
B、5421BCD码
C、2421BCD码
D、循环码
8、计算机键盘上有101个按键，若用二进制代码对其进行编码，则至少用 位二进制码。
A、6
B、7
C、8
D、101
9、由2线/4线译码器构成的电路如下图所示，试分析其对应的最简与-或表达式为 。
A、
B、
C、
D、
10、8线-3线优先编码器74148接通电源后，其使能输出端输出低电平，则其原因可能是 。
A、电源有问题
B、芯片没有输入有效编码
C、使能输入端没有接地
D、芯片扩展端没有接高电平
11、已知8线-3线优先编码器74148的功能表如图(a)所示，请分析判断图(b)所示电路的输出编码B3B2B1B0为 。
A、0100
B、1011
C、0101
D、1010
12、已知8线-3线优先编码器74148的功能表如图(a)所示，请分析判断图(b)所示电路的输出编码B3B2B1B0为 。
A、1111
B、0000
C、0111
D、1000
13、用集成四位全加器74283和组合逻辑电路设计的代码转换电路如图所示。设电路输入DCBA为8421BCD码，若要电路输出S3S2S1S0的编码为余三码，则74283的加数B3B2B1B0对应的输入为 。
A、，，，
B、，，，
C、，，
D、，，
14、用集成四位全加器74283和组合逻辑电路设计的代码转换电路如图所示。设电路输入DCBA为余三码，若要电路输出S3S2S1S0的编码为8421BCD码，则74283的加数B3B2B1B0对应的输入为 。
A、，，，
B、，，，
C、，，
D、，，
15、用集成四位全加器74283和组合逻辑电路设计的代码转换电路如图所示。设电路输入DCBA为8421BCD码，若要电路输出S3S2S1S0的编码为5421BCD码，则74283的加数B3B2B1B0对应的输入为 。
A、，，，
B、，，，
C、，，
D、，，
16、用集成四位全加器74283和组合逻辑电路设计的代码转换电路如图所示。设电路输入DCBA为8421BCD码，若要电路输出S3S2S1S0的编码为2421BCD码，则74283的加数B3B2B1B0对应的输入为 。
A、，，，
B、，，，
C、，，
D、，，
17、用于驱动共阴极数码管的七段显示译码电路，当显示译码电路的七个输出端状态为abcdefg=0011111时，该译码器的数据输入状态(8421BCD码)应为 。
A、0011
B、0110
C、0101
D、0100
18、设计一个代码转换电路，要求输入为4位自然二进制码，输出为4位循环码。根据题意，符合设计要求的逻辑函数表达式和逻辑电路是 。
A、(1)和(3)
B、(1)和(4)
C、(2)和(3)
D、(2)和(4)
19、8线-3线优先编码器74LS148接通电源后，无论编码输入怎样变化，所有输出均被封锁在高电平，则其原因可能是 。
A、电源有问题
B、编码输入无效
C、使能输入端没有接地
D、芯片扩展端没有接地
20、下列特性描述中， 不属于LED的特性。
A、功耗大
B、响应时间短
C、亮度较高
D、工作电流较小
21、下列特性描述中， 不属于LCD的特点。
A、功耗极小
B、响应时间一般较LED长
C、亮度较高
D、工作电压较低
22、下图所示为实现8421BCD码到7段码转换的显示译码器框图。设显示译码器输入端A、B、C、D输入为8421BCD码，电路输出a~g能驱动共阴极数码管显示0~9十个字型。试分析显示译码器g段输出对应的最简与-或式为 。
A、
B、
C、
D、
23、要想实现8421BCD码到余三码的转换，最简单的设计方法是使用 。
A、3线-8线译码器
B、4位二进制加法器
C、4位二进制数值比较器
D、4选一数据选择器
第八讲 中规模集成电路
中规模集成电路
1、下图所示为双4选1数据选择器构成的组合逻辑电路，输入变量为A、B、C，输出F1、F2的逻辑函数分别为 、 ，其功能为 。
A、，，全加器
B、，，全减器
C、,，全加器
D、,，全减器
2、4选1数据选择器的逻辑图如图所示，输入变量A、B通过4个非门进入与门的输入端。这4个非门具有 和 作用。
A、译码；缓冲或增加带负载能力
B、反相器；缓冲或增加带负载能力
C、编码；反相器
D、编码；缓冲或增加带负载能力
3、下列四个逻辑函数中 存在“1”态冒险。
A、
B、
C、
D、
4、用图(a)所示电路与图b所示集成四位数码比较器构成一个五位数码比较器，L、 Q、 G 分别接到74LS85的串行输入端 、 、 。
A、A > B；A = B；A < B
B、A < B；A > B；A = B
C、A < B；A = B；A > B
D、A > B；A < B；A = B
5、下图所示为8选1数据选择器所构成的电路，试分析：当G1G0的取值为00时，电路输出Y的逻辑表达式为 。
A、
B、
C、
D、
6、下图所示为8选1数据选择器所构成的电路，试分析：当G1G0的取值为01时，电路输出Y的逻辑表达式为 。
A、
B、
C、
D、
7、下图所示为8选1数据选择器所构成的电路，试分析：当G1G0的取值为10时，电路输出Y的逻辑表达式为 。
A、
B、
C、
D、
8、下图所示为8选1数据选择器所构成的电路，试分析：当G1G0的取值为11时，电路输出Y的逻辑表达式为 。
A、
B、
C、
D、
9、用双4选1数据选择器74LS153实现的逻辑电路如下图所示，试分析该电路的逻辑功能，下列说法正确的是 。
A、该电路实现全加器的逻辑功能，Y1为和的输出，Y2为进位输出。
B、该电路实现一致性判别的逻辑功能，Y1是判别为一致时的输出，Y2为不一致的输出。
C、该电路实现奇偶校验的逻辑功能，Y1为奇数输出，Y2为偶数输出。
D、该电路实现全减器的逻辑功能，Y1为差的输出，Y2为借位输出。
10、已知四变量逻辑函数，其输入约束条件为。请写出该函数的最简与-或式，并判断该式在输入变量的何种取值下，会出现“0”态冒险现象。
A、，BCD的取值为“011”
B、，ABC的取值为“001”
C、，BCD的取值为“011”
D、，ABC的取值为“001”
11、由8选1数据选择器74151组成的电路如下图所示，试分析电路的输出函数为________。
A、
B、
C、
D、
12、由8选1数据选择器74151和3线-8线译码器74138组成的电路如下图所示，试分析该电路的逻辑功能是 。
A、2位二进制数码的减法运算，L2为借位输出，L1 L0为差的输出。
B、2位二进制数码的加法运算，L2为进位输出，L1 L0为和的输出。
C、2位二进制数码的比较运算，输出L2表示A<B，输出L1表示A=B，输出L0表示A>B。
D、2位二进制数码的比较运算，输出L2表示A>B，输出L1表示A=B，输出L0表示A<B。
13、由8选1数据选择器74151组成的电路如图(a)所示，已知电路输入波形如图(b)所示，试分析电路依次输出的信号序列为________。
A、1000101010
B、0100110011
C、1011001100
D、0111010101
14、电路如图所示，试分析该电路的逻辑功能是 。
A、实现8421BCD码到余三码的代码转换
B、实现4位二进制数的求补运算
C、实现5421BCD码到2421码的代码转换
D、实现2位二进制数的乘法运算
15、下列表达式中不存在竞争冒险的有 。
A、
B、
C、
D、
16、已知函数，当变量的取值为 时，将不出现冒险现象。
A、B=C=1
B、B=C=0
C、A=1，C=0
D、A=0，B=0
17、已知逻辑函数，要求在不改变电路功能的前提下，应将其转换成 形式可消除竞争冒险现象。
A、
B、
C、
D、
18、一个64选1的数据选择器有 个选择变量(地址变量)输入端。
A、6
B、8
C、16
D、32
19、若用4选1数据选择器设计函数F = A+B，设以A为选择控制信号的高位，则数据输入D0D1D2D3的状态是 。
A、0111
B、1000
C、1010
D、0101
20、设某数据选择器的有3个地址输入端，则该数据选择器最多可以有 个数据信号输入端。
A、4
B、6
C、8
D、16
21、试用一片8选1数据选择器74151设计函数发生电路，其逻辑功能如下表所示。在下列逻辑电路中，正确的设计是 。
A、图(a)
B、图(b)
C、图(c)
D、图(d)
22、由双4选1数据选择器74153和门电路组成的组合逻辑电路如下图所示，试分析电路输出Z与输入X3X2X1X0之间的逻辑关系为 。
A、检测8421BCD码
B、全加器
C、编码器
D、偶数“1”检测器
23、设计一个3变量的组合逻辑电路，要求输入为3位二进制数码，当输入可以被3整除时，电路输出商值；当不能被3整除时，输出为0。在下列图示电路中，正确的设计是 。
A、图(a)
B、图(b)
C、图(c)
D、图(d)
24、由4位二进制数值比较器7485和4位二进制全加器74283构成的电路如下图所示。试分析当电路输入端A3A2A1A0输入为1001时，输出端S3S2S1S0的值为 。
A、0110
B、1100
C、0101
D、1010
第九讲 触发器
触发器
1、由两个“或非”门组成的基本RS触发器如图所示，在下列真值表中，正确的真值表为 。 (1) (2) (3) (4)
A、表(1)
B、表(2)
C、表(3)
D、表(4)
2、电路如图(a)和(b)所示，各触发器的初态均为“0”，在CP作用下电路的输出波形正确的是 。 (1) (2) (3) (4)
A、图(1)
B、图(2)
C、图(3)
D、图(4)
3、D触发器构成的电路如下图所示，该电路能实现 的功能。
A、T触发器
B、Ｔ'触发器
C、JK触发器
D、RS触发器
4、逻辑电路如下图所示，在下列真值表中，正确的真值表为 。 (1) (2) (3) (4)
A、表(1)
B、表(2)
C、表(3)
D、表(4)
5、下面所示电路中，能实现对时钟信号二分频的电路为 。 (1) (2) (3) (4)
A、图(1)
B、图(2)
C、图(3)
D、图(4)
6、由与非门构成的基本RS触发器的约束条件是 。
A、
B、
C、
D、
7、由或非门构成的基本RS触发器的约束条件是 。
A、
B、
C、
D、
8、电路如下图所示，状态方程为的电路是 。 (a) (b) (c) (d)
A、图(b)、(d)
B、图(c)、(d)
C、图(b)、(c)
D、图(a)、(d)
9、设下图(a)所示触发器 的初态为“0”，已知CP、A、B 和的工作波形如图(b)所示。试分析判断 是Q 的输出波形。 (a) (b)
A、Qa
B、Qb
C、Qc
D、Qd
10、设下图所示逻辑电路中触发器的初态均为“0”。试分析在给定电路输入波形作用下，正确的电路输出波形是 。 (a) (1) (2) (3) (4)
A、图(1)
B、图(2)
C、图(3)
D、图(4)
11、由2个TTL或非门构成的基本RS触发器如下图所示。试分析当R=S=0时，触发器的状态应为 。
A、置0
B、置1
C、
D、
12、逻辑电路如下图所示，设图中各触发器的初态均为“0”。试分析在给定电路输入波形作用下，正确的电路输出波形是 。 (a) (1) (2) (3) (4)
A、图(1)
B、图(2)
C、图(3)
D、图(4)
13、设下图(a)所示触发器 的初态为“0”，已知CP、A、B 的工作波形如图(b)所示。试分析判断 是Q 的输出波形。 (a) (b)
A、Qa
B、Qb
C、Qc
D、Qd
14、逻辑电路如图(a)所示，已知CP、C、D的工作波形如图(b)所示。试分析判断 是Q 的输出波形。 (a) (b)
A、Qa
B、Qb
C、Qc
D、Qd
15、由CMOS门构成的电路图(a)所示，已知输入A、B 和C 的工作波形如图(b)所示。试分析判断 是Q 的输出波形。 (a) (b)
A、Qa
B、Qb
C、Qc
D、Qd
16、逻辑电路如下图所示，试分析其具有 逻辑功能。
A、D触发器
B、T触发器
C、T'触发器
D、翻转触发器
17、由基本R-S触发器和传输门构成的逻辑电路如下图所示。试分析当X=0，=0，=1时，电路的输出状态为 。
A、0态
B、1态
C、
D、高阻态
18、由基本R-S触发器和传输门构成的逻辑电路如下图所示。试分析当X=1，=0，=1时，电路的输出状态为 。
A、0态
B、1态
C、
D、高阻态
19、逻辑电路如下图所示，设触发器的初态Q1Q0=00，试分析在第一个CP控制下，触发器的新态Q1Q0= 。
A、00
B、01
C、10
D、11
20、逻辑电路如下图所示，设触发器的初态Q1Q0=00，试分析在第一个CP控制下，触发器的新态Q1Q0= 。
A、00
B、01
C、10
D、11
21、逻辑电路如下图所示，设触发器的初态Q1Q0=11，试分析在第一个CP控制下，触发器的新态Q1Q0= 。
A、00
B、01
C、10
D、11
22、逻辑电路如下图所示，设触发器的初态Q1Q0=11，试分析在第一个CP控制下，触发器的新态Q1Q0= 。
A、00
B、01
C、10
D、11
第十讲 时序电路的分析与设计
时序电路的分析与设计
1、由CMOS门构成的电路如图所示，以下表述正确的是 。
A、C =0时属于组合电路，C =1时属于组合电路
B、C =0时属于时序电路，C =1时属于组合电路
C、C =0时属于组合电路，C =1时属于时序电路
D、C =0时属于时序电路，C =1时属于时序电路
2、时序逻辑电路如图所示，触发器初态为0。Z 是CP 的 分频。
A、3
B、4
C、5
D、6
3、采用触发器构成计数器。计数器的输入、输出波形如下图所示，试分析至少需要 个触发器。
A、4
B、3
C、2
D、1
4、逻辑电路如下图所示，假设电路初始状态Q2Q1Q0=000。试分析：由FF1和FF0构成的是 进制计数器；以Q2为高位，试分析整个电路为 进制计数器。
A、三，五
B、三，六
C、四，五
D、四，六
5、以Q1为高位，试分析下图所示逻辑电路的功能是 进制 计数器。
A、8，加法
B、8，减法
C、4，加法
D、4，减法
6、已知某同步时序逻辑电路的最简状态表包含的状态数为m，相应的触发器的个数为n，则m和n应满足 的关系。
A、
B、
C、
D、
7、时序逻辑电路根据输出信号的特点，分为 时序电路和 时序电路。
A、Mealy型，Moore型
B、同步，异步
C、加法计数型，减法计数型
D、环型，扭环型
8、Moore型时序逻辑电路的输出与 有关。
A、当前时刻的外部输入信号
B、当前时刻的外部输入信号和电路内部触发器的现态
C、电路内部触发器的现态
D、当前时刻的外部输入信号和电路内部触发器的新态
9、下列关于计数器的有效时序的说法，正确的是 。
A、在计数循环内出现的电路状态。
B、能够自启动的所有电路状态。
C、在计数循环内出现的电路状态，并且每个状态都能稳定地保持1个时钟周期。
D、在计数循环外出现的电路状态。
10、已知某时序电路的状态转换图如下图所示，试分析该电路的等价状态是 和 。
A、S0、S4
B、S3、S4
C、S2、S3
D、S1、S2
11、设计一个同步二进制计数器，控制信号为X，触发器输出为Q1Q0。要求：当X=0时，实现模M=4的加法计数功能；当X=1时，实现模M=3的加法计数功能。若选用JK触发器进行设计，则每个触发器的驱动方程为 。
A、，
B、，
C、，
D、，
12、设计一个序列监测器 ，当输入X出现“000”序列时，监测器能够识别并输出Z=1。根据题意，正确的状态转换图为 。 (a) (b) (c) (d)
A、图(a)
B、图(b)
C、图(c)
D、图(d)
13、已知同步时序电路的状态转换图如下图所示，设触发器输出为Q1Q0，用输出状态的00、01、10分别代表S0、S1、S2。要求用D触发器设计实现该电路，则D触发器的驱动方程为 。
A、，
B、，
C、，
D、，
14、已知同步时序电路的状态转换图如下图所示，设触发器输出为Q1Q0，用输出状态的00、01、10分别代表S0、S1、S2。要求用D触发器设计实现该电路，试分析电路的无效状态11，在X=0时的次态是 ；在X=1时的次态是 。
A、10，00
B、11，11
C、00，00
D、00，01
15、设计一个同步时序电路，当输入信号X=0时，按二进制规律递增计数；当X=1时，按循环码计数。设触发器的初态Q2Q1为“00”。要求用JK触发器进行设计，则每个触发器的驱动方程为 。
A、，
B、，
C、，
D、，
16、时序逻辑电路在结构上必须包含 ，其输出不仅取决于当前时刻的输入，而且与 有关。
A、触发器，电路的新态
B、存储器件，电路的原态
C、寄存器，电路的次态
D、门电路，电路的现态
17、逻辑电路如下图所示，以Q2为高位，试分析对该电路逻辑功能的正确描述是 。
A、同步3进制加法计数器，能自启动。
B、同步3进制加法计数器，不能自启动。
C、同步4进制加法计数器。
D、同步4进制减法计数器。
18、逻辑电路如下图所示，以Q2为高位，试分析对该电路逻辑功能的正确描述是 。
A、能自启动的同步3进制加法计数器。
B、同步2位二进制加法计数器。
C、同步4进制减法计数器。
D、同步2位二进制可逆计数器。
19、逻辑电路如下图所示，以Q3为高位，试分析对该电路逻辑功能的正确描述是 。
A、不能自启动的异步5进制加法计数器。
B、能自启动的异步5进制加法计数器。
C、能自启动的异步5进制减法计数器。
D、不能自启动的异步5进制减法计数器。
20、逻辑电路如下图所示，以Q2为高位，试分析对该电路逻辑功能的正确描述是 。
A、异步4进制加法计数器。
B、异步4进制减法计数器。
C、异步3进制加法计数器。
D、异步3进制减法计数器。
21、逻辑电路如下图所示，以Q2为高位，试分析当X=0时，该电路的逻辑功能是 。
A、能自启动的同步3进制加法计数器。
B、能自启动的同步3进制减法计数器。
C、同步4进制加法计数器。
D、同步4进制减法计数器。
22、逻辑电路如下图所示，以Q2为高位，试分析当X=1时，该电路的逻辑功能是 。
A、能自启动的同步3进制加法计数器。
B、能自启动的同步3进制减法计数器。
C、同步4进制加法计数器。
D、同步4进制减法计数器。
23、逻辑电路如下图所示，以Q3为高位，试分析对该电路逻辑功能的正确描述是 。
A、不能自启动的6进制减法计数器。
B、不能自启动的6进制加法计数器。
C、六分频电路。
D、能自启动的6进制计数器。
24、逻辑电路如下图所示，以Q3为高位，试分析对该电路逻辑功能的正确描述是 。
A、能自启动的6进制加法计数器。
B、不能自启动的6进制加法计数器。
C、不能自启动的6进制减法计数器。
D、能自启动的6进制减法计数器。
第十一讲 中规模集成时序电路I
中规模集成时序电路
1、采用中规模加法计数器74LS163构成的电路如图所示，该电路是 进制加法计数器。
A、12
B、13
C、10
D、9
2、由74LS161构成的电路如图所示，Qd相对于CP是 分频，Qd的占空比是 。
A、14；50%
B、12；20%
C、10；50%
D、7；30%
3、由集成异步计数器74LS90构成的电路如图所示，分析计数进制，正确答案为 。
A、图(a)为四进制，图(b)为五进制
B、图(a)为三进制，图(b)为三进制
C、图(a)为四进制，图(b)为四进制
D、图(a)为三进制，图(b)为四进制
4、采用中规模加法计数器74LS161构成的电路如图所示，该电路是 进制加法计数器。
A、十四
B、十二
C、十五
D、七
5、采用异步2/5分频计数器74LS90构成的电路如图所示，该电路是 进制加法计数器。
A、十
B、十二
C、十五
D、七
6、由集成异步计数器74LS93构成的电路如图所示，试分析它是 进制的计数器。
A、12
B、13
C、10
D、15
7、由集成异步计数器74LS93构成的电路如图所示，试分析它是 进制的计数器。
A、14
B、7
C、15
D、8
8、采用中规模加法计数器74LS161构成的电路如图所示，该电路是 进制加法计数器。
A、16
B、15
C、13
D、14
9、由集成异步计数器74LS90构成的电路如图所示，试分析它是 进制的计数器。
A、3
B、4
C、6
D、7
10、采用中规模加法计数器74LS161构成的电路如图所示，试分析该电路是 进制加法计数器，输出状态QdQcQbQa是 编码。
A、10，5421BCD码
B、16，4位循环码
C、10，2421BCD码
D、16，4位自然二进制码
11、由集成异步计数器74LS93构成的电路如图所示，试分析下列描述正确的是 。
A、该电路的逻辑功能是13进制加法计数器。
B、由与非门构成的基本RS触发器可以将译码数保持一个完整的时钟周期。
C、由与非门构成的基本RS触发器可以将译码数保持半个时钟周期，以实现可靠清零。
D、该电路利用基本RS触发器实现同步清零改进制的功能。
12、采用中规模加法计数器74LS161构成的电路如图所示，试分析该电路是 进制加法计数器。
A、10
B、12
C、15
D、14
13、采用中规模加法计数器74LS161构成的电路如图所示，试分析该电路是 进制加法计数器。
A、115
B、140
C、116
D、164
14、采用中规模加法计数器74LS161构成的电路如图所示，若要构成65进制计数器，则预置数D7~D0为 。
A、1110 1011
B、1011 1110
C、1011 1111
D、1111 1011
15、在下图所示电路中，不能构成100进制的电路是 。 (a) (b) (c) (d)
A、图(a)
B、图(b)
C、图(c)
D、图(d)
第十二讲 中规模集成时序电路II
中规模集成时序电路II
1、请选择不能组成移位寄存器的触发器是 。
A、基本RS触发器
B、时钟RS触发器
C、时钟JK触发器
D、时钟D触发器
2、由D触发器构成的3位 计数器电路如图所示，电路 自启动。
A、环形，能
B、扭环形，能
C、环形，不能
D、扭环形，不能
3、某512位串行输入串行输出右移寄存器，已知时钟频率为4MHZ，数据从输入端到达输出端被延迟的时间 。
A、128us
B、256us
C、512us
D、1024us
4、下图所示电路，输出为P0，P1，P2，P3，此电路的逻辑功能是 。
A、计数器
B、顺序脉冲发生器
C、序列脉冲发生器
D、寄存器
5、由74LS194和与非门构成的电路如下图所示。设以Qd作为输出信号，此电路的逻辑功能是 。
A、计数器
B、顺序脉冲发生器
C、序列脉冲发生器
D、寄存器
6、试分析下图所示电路的逻辑功能，在下列描述中错误的是 。
A、移位寄存器型计数器。
B、能够自启动的移位寄存器型计数器。
C、跳全0的移位寄存器型计数器。
D、不能自启动的七进制计数器。
7、试分析下图所示电路的逻辑功能，在下列描述中错误的是 。
A、移位寄存器型计数器。
B、不能自启动的七进制计数器。
C、“跳全0”的七进制计数器。
D、“跳全1”的七进制计数器。
8、试分析下图所示电路的逻辑功能，在下列描述中错误的是 。
A、移位寄存器型计数器。
B、5进制计数器。
C、能自启动的计数器。
D、扭环形计数器。
9、下图所示电路中触发器的初态均为0，试分析在时钟CP控制下，电路输出F的信号序列为 。
A、000010
B、00100010
C、100001
D、00001
10、由集成4位移位寄存器74194构成的电路如下图所示，试分析该电路构成 进制计数器。
A、8
B、16
C、4
D、7
11、试分析下图所示电路的逻辑功能，设触发器的初态均为0，则在下列描述中错误的是 。
A、移位寄存器型计数器。
B、扭环形计数器。
C、能自启动的6进制计数器。
D、电路输出F的序列信号为000001。
12、设计一个10进制计数器，若采用环形计数器，则需要 个触发器。若采用扭环形计数器，则需要 个触发器。
A、10；5
B、4；5
C、5；10
D、5；4
13、如果用移位寄存器设计产生序列信号100001，则至少需要 个触发器。
A、2
B、3
C、4
D、5
14、如果用移位寄存器设计产生序列信号111101，则至少需要 个触发器。
A、2
B、3
C、4
D、5
15、如果用移位寄存器设计产生序列信号10111100，则至少需要 个触发器。
A、2
B、3
C、4
D、5
第十三讲 半导体存储器与可编程逻辑器件概述
半导体存储器与可编程逻辑器件概述
1、半导体存储器按功能分有 和 两种。
A、ROM；RAM
B、PROM；RAM
C、PROM；ROM
D、EPROM；RAM
2、ROM主要由 和 两部分组成。
A、地址译码器；存储矩阵
B、地址译码器；触发器
C、编码器；存储矩阵
D、译码器；计数器
3、某RAM有8根数据线，8位地址线，则其存储容量为 。
A、16 KByte
B、8 Byte
C、2 Kbit
D、64 KByte
4、关于CPLD器件的正确描述是 。
A、复杂可编程逻辑器件，掉电后信息不消失。
B、现场可编程门阵列，掉电后信息消失。
C、复杂可编程逻辑器件，掉电后信息消失。
D、现场可编程门阵列，掉电后信息不消失。
5、关于FPGA器件的正确描述是 。
A、复杂可编程逻辑器件，掉电后信息不消失。
B、现场可编程门阵列，掉电后信息消失。
C、复杂可编程逻辑器件，掉电后信息消失。
D、现场可编程门阵列，掉电后信息不消失。
6、用容量为10244位的RAM扩展成2K8位的RAM，需要用 片10244位的RAM。
A、2
B、4
C、6
D、8
7、关于SRAM存储单元的正确描述是 。
A、是一个双稳态触发器。
B、在掉电后能继续存储数据。
C、读/写次数不超过次。
D、相当于移位寄存器中的一位。
8、用容量为5124位的RAM扩展成409616位的RAM，需要用 片5124位的RAM。
A、64
B、32
C、16
D、8
9、与相同存储容量的SRAM相比，DRAM的存储速度 ，体积 ，外围控制电路 。
A、慢，小，复杂
B、快，大，简单
C、快，小，简单
D、慢，大，复杂
10、用容量为8K8位的EPROM扩展成64K8位存储器，需要用 片EPROM，需要 根地址线以完成寻址操作。
A、16，16
B、10，64
C、10，15
D、8，16
11、用EPROM实现两个8位二进制数相乘的乘法器，则EPROM至少应具有 根地址线和 根位线。
A、64，16
B、16，16
C、16，64
D、8，16
12、由ROM和D触发器构成的逻辑电路如下图所示。试分析该电路的逻辑功能是 。
A、具有自启动特性的5进制加法计数器。
B、每位触发器的输出都是时钟信号的五分频。
C、不能自启动的6进制计数器
D、能自启动的六分频电路。
13、用ROM设计的组合逻辑电路如下图所示。已知S1S0为选择变量输入端，A、B为数据输入变量，L为输出。试分析：当S1S0=00时，电路输出L= 。
A、
B、
C、
D、
14、用ROM设计的组合逻辑电路如下图所示。已知S1S0为选择变量输入端，A、B为数据输入变量，L为输出。试分析：当S1S0=01时，电路输出L= 。
A、
B、
C、
D、
15、用ROM设计的组合逻辑电路如下图所示。已知S1S0为选择变量输入端，A、B为数据输入变量，L为输出。试分析：当S1S0=10时，电路输出L= 。
A、
B、
C、
D、
16、用ROM设计的组合逻辑电路如下图所示。已知S1S0为选择变量输入端，A、B为数据输入变量，L为输出。试分析：当S1S0=11时，电路输出L= 。
A、
B、
C、
D、
17、由中规模同步加法计数器74161和ROM组成的逻辑电路如下图所示。设计数器的初态Q3Q2Q1Q0=1111，试分析在时钟信号的控制下，电路输出F1的序列信号为 。
A、01101001
B、11010010
C、00000110
D、00001100
18、由中规模同步加法计数器74161和ROM组成的逻辑电路如下图所示。设计数器的初态Q3Q2Q1Q0=1111，试分析在时钟信号的控制下，电路输出F2的序列信号为 。
A、00010111
B、00101110
C、01111110
D、11111100
19、用ROM设计的组合逻辑电路如下图所示。试分析该电路输出Z 的最简与-或式为 。
A、
B、
C、
D、
20、用ROM设计的组合逻辑电路如下图所示。试分析该电路的逻辑功能为 。
A、全加器，F1为本位和的输出，F2为进位输出。
B、全加器，F2为本位和的输出，F1为进位输出。
C、全减器，F1为本位差的输出，F2为借位输出。
D、全减器，F2为本位差的输出，F1为借位输出。
第十四讲 脉冲产生及变换电路
脉冲产生及变换电路
1、电路工作波形如下图所示，正确的单稳态触发器的输入、输出电压波形为 。
A、图(a)
B、图(b)
C、图(a)、(b)
D、图(a)、(b)都不是
2、在电压控制端(⑤脚)不加控制电压的情况下，555定时器的电压阈值为 。
A、
B、
C、和
D、和
3、555定时器构成的多谐振荡器如下图所示，其振荡周期约为 。
A、
B、
C、
D、
4、555定时器构成的多谐振荡器如下图所示，其充电时间常数为 ，放电时间常数为 。
A、，
B、，
C、，
D、，
5、试分析下图所示电路的功能是 ；其输入触发脉冲的宽度满足 要求。
A、压控振荡器，触发脉冲的宽度大于电容充电时间
B、单稳态触发器，触发脉冲的宽度小于电容充电时间
C、施密特触发器，触发脉冲的宽度大于电容充电时间
D、多谐振荡器，触发脉冲的宽度小于电容充电时间
6、单稳态触发器进入暂态的时刻由 决定，而暂态维持时间由 决定。 (1) 电路参数； (2) 触发信号。
A、(2)，(1)
B、(1)，(2)
C、(1)，(1)
D、(2)，(2)
7、试分析下图所示电路的功能是 。
A、双稳态触发器
B、单稳态触发器
C、数码寄存器
D、翻转触发器
8、下列关于施密特触发器的功能，不正确的描述是 。
A、施密特触发器可用于波形变换。
B、施密特触发器可用于幅度鉴别。
C、施密特触发器可用于波形整形。
D、施密特触发器可用于脉冲延迟。
9、下列关于单稳态触发器的功能，正确的描述是 。
A、每触发一次，输出一串周期性脉冲，其周期由电路的阻、容元件参数决定。
B、每触发一次，输出一个矩形脉冲，脉冲宽度由电路的阻、容元件参数决定。
C、每触发一次，输出一个矩形脉冲，脉冲幅度由电路的阻、容元件参数决定。
D、将输入波形高于某个稳态值的部分削去，变为只有一个稳态的波形，稳态值由电路的阻、容元件参数决定。
10、在下图所示的多谐振荡电路中，并联在反相器两侧的电阻是为了保证反相器工作于 。
A、饱和区
B、截止区
C、深饱和区或截止区
D、转折区或线性区
11、由CMOS反相器构成的施密特触发器如下图所示，已知反相器的供电电压，，CMOS反相器的阈值电压。试分析电路的阈值电压 ， 。
A、3.75V，1.25V
B、1.25V，3.75V
C、7.5V，-2.5V
D、-2.5V，7.5V
12、555定时器的输出具有 特性，在其电压控制端(⑤脚)悬空的情况下，其回差电压为 。
A、滞回，
B、滞回，
C、回差，
D、反相，
13、关于555定时器的功能，下列说法正确的是 。
A、当⑥脚的输入电平大于，②脚的输入电平大于时，输出③脚为低电平。
B、当⑥脚的输入电平小于， ②脚的输入电平小于时，输出③脚为低电平。
C、当⑥脚的输入电平大于， ②脚的输入电平大于时，输出③脚为高电平。
D、当⑥脚的输入电平小于， ②脚的输入电平小于时，输出③脚为低电平。
14、由555定时器构成的多谐振荡电路如下图所示，设图中二极管具有理想特性。试分析电路输出波形的占空比为 。
A、50%
B、60%
C、40%
D、75%
15、由555定时器构成的多谐振荡电路如下图所示，设图中二极管具有理想特性。试分析电路输出波形的占空比为 。
A、50%
B、60%
C、40%
D、75%
16、由555定时器构成的多谐振荡电路如下图所示，设图中二极管具有理想特性。已知电路输出波形的周期为40ms，试分析在一个周期内，电路输出高电平的时间为 ms，输出低电平的时间为 ms。
A、30ms，10ms
B、10ms，30ms
C、20ms，20ms
D、24ms，16ms
17、由555定时器构成电路如下图所示，试分析电路正常工作时，电路输出uo1和uo2为 ；uo1和uo2的占空比为 。
A、矩形波，不同
B、锯齿波，相同
C、矩形波，相同
D、锯齿波，不同
18、由555定时器构成电路如下图所示，试分析电路的功能是 ；触发信号的逻辑电平要求是 。
A、压控振荡器，高电平应大于，低电平应小于
B、单稳态触发器，高电平应大于，低电平应小于
C、施密特触发器，高电平应大于，低电平应小于
D、多谐振荡器，高电平应大于，低电平应小于
19、由555定时器构成的电子门铃电路如下图所示，试分析电路的功能，不正确的描述是 。
A、按下开关S使门铃Y鸣响，且开关断开后仍能持续鸣响一段时间。
B、鸣响信号的振荡频率约为1kHz。
C、在电源电压Vcc不变的条件下，要使门铃的鸣响时间延长，可改变C3的容值。
D、电容C2具有滤除高频干扰的作用。
20、由555定时器所构成电路如下图(a)所示，设图中二极管VD具有理想特性，芯片5脚悬空。已知电路的工作波形如图(b)所示，计算电路参数R1= kW，R2= kW；试分析若555定时器的第5脚接入控制电压，则电路的工作状态为 。 (a) (b)
A、100，100，无法振荡产生矩形波
B、63.6，63.6，能振荡产生矩形波
C、100，100，能振荡产生矩形波
D、63.6，63.6，无法振荡产生矩形波
21、由555定时器构成的电路如图(a)所示。已知电路的输入ui波形如图(b)所示，试分析当555定时器的第5脚与节点a相连时，电路输出波形为 ；当555定时器的第5脚与节点b相连时，电路输出波形为 。 (a) (b)
A、，
B、，
C、，
D、，
22、由555定时器构成的电路如图(a)所示。已知电路的输入ui波形如图(b)所示，试分析当555定时器的第5脚与节点a相连时，电路输出波形为 ；当555定时器的第5脚与节点b相连时，电路输出波形为 。 (a) (b)
A、，
B、，
C、，
D、，
23、由555定时器构成的电路如图(a)所示。已知电路的输入ui波形如图(b)所示，试分析当555定时器的第5脚与节点a相连时，电路输出波形为 ；当555定时器的第5脚与节点b相连时，电路输出波形为 。 (a) (b)
A、，
B、，
C、，
D、，
第十五讲 DAC与ADC
DAC与ADC
1、8位D/A转换器当输入数字量只有最高位为高电平时输出电压为5V。若只有最低位为高电平，则输出电压为 mV。若输入为10001000，则输出电压为 V。
A、20mV，2.67V
B、39mV，5.31V
C、39mV，2.67V
D、78mV，5.31V
2、已知被转换信号的上限频率为10kHz，则A/D转换器的采样频率至少应高于 ，完成一次转换所用时间应小于 。
A、40kHz；50ms
B、20kHz；60ms
C、20kHz；50ms
D、40kHz；80ms
3、衡量A/D转换器性能的主要性能指标是 和 。
A、转换精度；转换速度
B、分辨率；非线性失真
C、转换精度；满量程误差
D、转换速度；非线性失真
4、逐次逼近型和双积分型两种A/D转换器相比较而言， 抗干扰能力强； 转换速度较快。
A、双积分型，逐次逼近型
B、逐次逼近型，双积分型
C、双积分型，双积分型
D、逐次逼近型，逐次逼近型
5、有一个8位A/D转换器，其参考电压为-5V，则1LSB的输出电压大约等于 。
A、200mV
B、100mV
C、40mV
D、20mV
6、A/D转换的一般步骤包括 、 、 和 。
A、采样；保持；量化；译码
B、积分；保持；量化；编码
C、采样；保持；量化；编码
D、采样；计数；求和；编码
7、三位半A/D转换器有 位能完整显示0~9，最高位显示的数字是 。
A、3，1或2
B、4，1或2
C、3，0或1
D、4，0或1
8、AD7524的应用电路如下图所示，图中D0～D7为数据输入，为片选信号，为写入命令，电源，其输出电压为 V，分辨率为 mV。
A、- 6.37V，20.53mV
B、- 4.00V，17.36mV
C、- 4.37V，19.53mV
D、- 2.35V，49.53mV
9、在下图(a)所示电路中，74161是中规模同步4位二进制加法计数器、AD7524为8位D/A转换器；EPROM2716的起始16位地址中所存的数据如图(b)所示。试分析在时钟CP作用下，电路输出Uo的波形是 。 (a) (b)
A、正向锯齿波
B、负向锯齿波
C、正弦波
D、方波
10、由AD7524组成的D/A转换器电路如下图所示，试分析当电路输入的数字量为80H时，电路输出电压 = 。
A、
B、0V
C、
D、
11、计数器型A/D转换器的电路如下图所示，图中是输入的被测信号，是D/A转换器的输出，是电压比较器的输出，是控制信号。A/D转换器开始工作时，计数器已清零，输入高电平。请分析电路的工作原理，已知图中8位D/A转换器的最大输出为9.18V，当电路输入 = 5.41V时，电路输出的数字量为( )2。
A、10011000
B、10010011
C、10010110
D、10010111
12、n 位D/A转换器的分辨率可表示为 。
A、
B、
C、
D、
13、10位倒T型电阻网络DAC的电阻网络的电阻取值有 种。
A、1
B、2
C、10
D、1024
14、关于并联比较型ADC 的功能，不正确的描述是 。
A、转换速度快
B、无需采样保持电路，可直接输入模拟电压信号
C、一般电路复杂度很低
D、转换精度与参考电压的稳定度有关
15、下图所示为3位并行比较型A/D转换器，已知其基准电压=+3V，试分析其量化单位为 ，最大
学习通2021春 数字电子技术基础（王永玲威海）
数字电子技术基础是电子信息类专业必修课程，本课程由王永玲老师授课。本课程通过对数字电子技术的基本理论和应用进行讲解，旨在为学生提供一定的理论基础和实际操作技能，为之后的学习和工作打下坚实的基础。
一、课程简介
本课程主要分为两个部分。第一部分是数字电路基础，主要介绍数字电子技术中的基本概念、逻辑门电路、Karnaugh图和布尔代数等内容。第二部分是数字系统设计，主要介绍数字系统的设计思路、组成部分和应用实例等内容。
二、教学方法
本课程采用线上教学为主，教学内容主要包括线上课程、作业和实验。线上课程为主要教学形式，学生可以在课堂上听老师讲解，也可以通过课程视频进行自主学习。作业和实验是课程的重要组成部分，通过作业和实验的完成，学生可以掌握课程的基本理论和实际操作技能。
三、学习建议
1.学习前要预习，了解本节课的基本内容和学习重点;
2.听课时要认真听讲，做好笔记，及时消化和总结；
3.课后要及时复习，巩固和深化所学知识；
4.作业和实验要按时完成，认真对待每一道题目和实验细节；
5.遇到问题要及时向老师请教或向同学交流；
6.积极参加课程讨论和交流，拓宽自己的思路和视野。
四、考核方式
本课程的考核方式主要包括平时成绩、期中考试和期末考试三个部分。平时成绩包括作业和实验成绩，占总成绩的30%；期中考试占总成绩的30%；期末考试占总成绩的40%。
总之，学习通2021春 数字电子技术基础（王永玲威海）是一门非常重要的专业课程，对于电子信息类专业的学生来说具有重要意义。希望同学们在学习过程中认真对待，切实掌握所学知识，为未来的学习和工作打下坚实的基础。
学习通2021春 数字电子技术基础（王永玲威海）
数字电子技术基础是电子信息类专业必修课程，本课程由王永玲老师授课。本课程通过对数字电子技术的基本理论和应用进行讲解，旨在为学生提供一定的理论基础和实际操作技能，为之后的学习和工作打下坚实的基础。
一、课程简介
本课程主要分为两个部分。第一部分是数字电路基础，主要介绍数字电子技术中的基本概念、逻辑门电路、Karnaugh图和布尔代数等内容。第二部分是数字系统设计，主要介绍数字系统的设计思路、组成部分和应用实例等内容。
二、教学方法
本课程采用线上教学为主，教学内容主要包括线上课程、作业和实验。线上课程为主要教学形式，学生可以在课堂上听老师讲解，也可以通过课程视频进行自主学习。作业和实验是课程的重要组成部分，通过作业和实验的完成，学生可以掌握课程的基本理论和实际操作技能。
三、学习建议
1.学习前要预习，了解本节课的基本内容和学习重点;
2.听课时要认真听讲，做好笔记，及时消化和总结；
3.课后要及时复习，巩固和深化所学知识；
4.作业和实验要按时完成，认真对待每一道题目和实验细节；
5.遇到问题要及时向老师请教或向同学交流；
6.积极参加课程讨论和交流，拓宽自己的思路和视野。
四、考核方式
本课程的考核方式主要包括平时成绩、期中考试和期末考试三个部分。平时成绩包括作业和实验成绩，占总成绩的30%；期中考试占总成绩的30%；期末考试占总成绩的40%。
总之，学习通2021春 数字电子技术基础（王永玲威海）是一门非常重要的专业课程，对于电子信息类专业的学生来说具有重要意义。希望同学们在学习过程中认真对待，切实掌握所学知识，为未来的学习和工作打下坚实的基础。
